在當(dāng)今的電子設(shè)計領(lǐng)域，高精度、高速的模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是許多應(yīng)用的核心組件。德州儀器（Texas Instruments）的ADS8382就是這樣一款出色的ADC，它具有18位分辨率、600-kHz采樣率，適用于醫(yī)療儀器、光網(wǎng)絡(luò)、高精度數(shù)據(jù)采集系統(tǒng)等多種應(yīng)用場景。本文將對ADS8382進(jìn)行詳細(xì)的技術(shù)剖析，幫助電子工程師更好地了解和使用這款芯片。

文件下載：ads8382.pdf

一、ADS8382概述

ADS8382是一款高性能的18位、600-kHz A/D轉(zhuǎn)換器，具有全差分、偽雙極性輸入。它采用電容式逐次逼近寄存器（SAR）架構(gòu)，自帶采樣和保持功能。芯片集成了高速CMOS串行接口，時鐘速度最高可達(dá)40 MHz，還配備了片上參考緩沖器和4.096-V參考電壓源。此外，它支持偽雙極性輸入，輸入范圍可達(dá)±4.2 V，并且自帶轉(zhuǎn)換時鐘，具有零延遲的特點。

（一）特性亮點

1. 高精度：典型積分非線性（INL）為±1.25 LSB，最大為±3 LSB；無失碼分辨率達(dá)到18位，確保了在寬溫度范圍內(nèi)的高精度轉(zhuǎn)換。
2. 高動態(tài)性能：在輸入頻率$f_{i}=1 kHz$時，信納比（SINAD）達(dá)到96 dB，無雜散動態(tài)范圍（SFDR）達(dá)到120 dB，能夠有效抑制噪聲和雜散信號。
3. 高速接口：支持高達(dá)40 MHz的高速串行接口，方便與微控制器或其他數(shù)字設(shè)備進(jìn)行通信。
4. 低功耗：在600 kHz采樣率下功耗僅為115 mW，在休眠模式下為15 mW，在掉電模式下僅為10 μW，適合低功耗應(yīng)用。
5. 寬輸入范圍：偽雙極性輸入范圍可達(dá)±4.2 V，滿足多種信號采集需求。

（二）應(yīng)用領(lǐng)域

ADS8382的高性能特性使其在多個領(lǐng)域得到廣泛應(yīng)用，包括醫(yī)療儀器（如心電圖機、超聲設(shè)備等）、光網(wǎng)絡(luò)（如光纖通信中的信號采集）、高精度數(shù)據(jù)采集系統(tǒng)、磁力計等。

二、技術(shù)規(guī)格詳解

（一）絕對最大額定值

在使用ADS8382時，需要注意其絕對最大額定值，以確保芯片的安全和穩(wěn)定運行。例如，輸入電壓范圍為 - 0.3 V至 + VA + 0.3 V，工作溫度范圍為 - 40°C至85°C，存儲溫度范圍為 - 65°C至150°C。超出這些范圍可能會導(dǎo)致芯片損壞或性能下降。

（二）電氣特性

1. 模擬輸入特性
   • 滿量程輸入電壓：輸入電壓范圍為 - Vref至Vref，絕對輸入電壓范圍為 - 0.2 V至Vref + 0.2 V。
   • 輸入共模范圍：為(Vref/2) - 0.2 V至(Vref/2) + 0.2 V，確保了在不同共模電壓下的穩(wěn)定性能。
   • 采樣電容：測量值為40 pF，輸入泄漏電流典型值為1 nA。
2. 系統(tǒng)性能特性
   • 分辨率：無失碼分辨率為18位，確保了高精度的轉(zhuǎn)換結(jié)果。
   • INL和DNL：積分線性度（INL）和差分線性度（DNL）是衡量ADC線性度的重要指標(biāo)。在觀察到安靜區(qū)時，INL典型值為±1.25 LSB，最大為±3 LSB；DNL典型值為±0.6 LSB，最大為±1.5 LSB。
   • 偏移誤差和增益誤差：偏移誤差（Eo）典型值為±0.25 mV，增益誤差（EG）典型值為±0.075% FS。
   • 共模抑制比（CMRR）：在直流時達(dá)到80 dB，有效抑制了共模干擾。
3. 動態(tài)特性
   • 轉(zhuǎn)換時間和吞吐量：轉(zhuǎn)換時間典型值為1.16 μs，吞吐量可達(dá)600 kHz，滿足高速數(shù)據(jù)采集的需求。
   • SINAD和SFDR：在不同輸入頻率下，SINAD和SFDR表現(xiàn)出色，確保了高動態(tài)性能。

（三）數(shù)字輸入/輸出特性

ADS8382的數(shù)字接口采用CMOS邏輯，支持高速串行通信。高電平輸入電壓（VIH）為 + VBD - 1 V至 + VBD + 0.3 V，低電平輸入電壓（VIL）為 - 0.3 V至0.8 V。數(shù)據(jù)以2的補碼形式輸出，方便與數(shù)字系統(tǒng)進(jìn)行接口。

（四）電源要求

芯片的模擬電源電壓（+VA）范圍為4.75 V至5.25 V，數(shù)字電源電壓（+VBD）范圍為2.7 V至5.25 V。在600 kHz采樣率下，模擬電源電流典型值為22 mA，數(shù)字電源電流典型值為1 mA（+VBD = 5 V，負(fù)載電容為10 pF時）。

三、工作原理

（一）SAR架構(gòu)

ADS8382采用逐次逼近寄存器（SAR）架構(gòu)，基于電荷再分配原理工作。在采樣階段，輸入信號被采樣到內(nèi)部電容陣列上；在轉(zhuǎn)換階段，通過逐次比較的方式將模擬信號轉(zhuǎn)換為數(shù)字信號。這種架構(gòu)具有轉(zhuǎn)換速度快、功耗低的優(yōu)點。

（二）參考電壓

芯片內(nèi)置了4.096-V的參考電壓源，但也支持外部參考電壓輸入。當(dāng)使用內(nèi)部參考時，需要在REFIN和REFM引腳之間連接0.1-μF旁路電容和1-μF存儲電容，以確保參考電壓的穩(wěn)定性。

（三）模擬輸入

模擬輸入通過 + IN和 - IN引腳接入，輸入范圍為 - 0.2 V至Vref + 0.2 V。在采樣時間內(nèi)，輸入信號需要能夠為內(nèi)部40 pF的采樣電容充電至18位的穩(wěn)定水平。在保持模式下，輸入電阻大于1 GΩ。

（四）數(shù)字接口

ADS8382的數(shù)字接口支持SPI協(xié)議，方便與微控制器或其他數(shù)字設(shè)備進(jìn)行通信。在讀取數(shù)據(jù)時，需要注意避免在指定的安靜區(qū)進(jìn)行操作，以防止性能下降。

四、時序要求和控制

（一）轉(zhuǎn)換和采樣控制

轉(zhuǎn)換和采樣通過CONVST和CS引腳進(jìn)行控制。當(dāng)CONVST_QUAL引腳出現(xiàn)下降沿時，芯片從采樣階段進(jìn)入轉(zhuǎn)換階段；當(dāng)CONVST為高電平且CS為低電平時，芯片開始采樣。

（二）數(shù)據(jù)讀取操作

數(shù)據(jù)讀取可以在轉(zhuǎn)換或采樣期間進(jìn)行，但需要注意避免在BUSY信號下降沿附近開始讀取操作，以防止數(shù)據(jù)丟失。在SPI接口模式下，數(shù)據(jù)通過SCLK時鐘信號進(jìn)行移位輸出。

（三）安靜區(qū)要求

為了避免性能下降，需要在轉(zhuǎn)換和采樣過程中觀察三個安靜區(qū)（$t{quiet1}$、$t{quiet2}$和$t_{quiet3}$），在這些區(qū)域內(nèi)，接口控制信號應(yīng)保持穩(wěn)定。

五、電源管理

（一）全功率下降模式

當(dāng)PD引腳為高電平時，芯片進(jìn)入全功率下降模式，功耗降至2 μA。在恢復(fù)正常工作時，需要注意前兩次轉(zhuǎn)換結(jié)果可能不準(zhǔn)確，因為芯片需要加載校準(zhǔn)值。

（二）休眠模式

如果在轉(zhuǎn)換結(jié)束時CONVST_QUAL為低電平，芯片將自動進(jìn)入休眠模式，功耗為3 mA。在休眠模式下，芯片可以通過采樣開始命令恢復(fù)正常工作。

六、布局考慮

（一）模擬和數(shù)字信號隔離

由于ADS8382常與數(shù)字邏輯電路一起使用，因此需要注意模擬信號和數(shù)字信號的隔離，以減少數(shù)字噪聲對模擬信號的干擾。

（二）電源和參考電壓穩(wěn)定性

電源和參考電壓的穩(wěn)定性對ADC的性能至關(guān)重要。需要使用適當(dāng)?shù)呐月冯娙莺蛢δ茈娙荩_保電源和參考電壓的穩(wěn)定。

（三）接地設(shè)計

AGND和BDGND引腳應(yīng)連接到干凈的接地平面，以減少接地噪聲的影響。

七、應(yīng)用示例

（一）SPI模式下的600-KSPS吞吐量

通過合理設(shè)計SPI接口的時序，可以實現(xiàn)600-KSPS的吞吐量。具體的時序圖可以參考文檔中的示例。

（二）使用FS信號的串行接口

也可以使用幀同步信號FS來實現(xiàn)600-KSPS的吞吐量，這種方式可以根據(jù)具體應(yīng)用需求進(jìn)行選擇。

八、總結(jié)

ADS8382是一款高性能、低功耗的18位、600-kHz全差分偽雙極性輸入ADC，具有高精度、高動態(tài)性能、高速接口等優(yōu)點。在使用時，需要注意其技術(shù)規(guī)格、時序要求、電源管理和布局設(shè)計等方面，以確保芯片的最佳性能。希望本文對電子工程師在設(shè)計中使用ADS8382有所幫助。你在實際應(yīng)用中是否遇到過類似ADC的使用問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。