在電子設(shè)計(jì)領(lǐng)域，A/D轉(zhuǎn)換器是模擬信號(hào)與數(shù)字信號(hào)之間的橋梁，其性能直接影響到整個(gè)系統(tǒng)的精度和穩(wěn)定性。今天，我們將深入探討德州儀器（TI）的ADC10065，一款具有高性能和低功耗特點(diǎn)的10位65 MSPS 3V A/D轉(zhuǎn)換器。

文件下載：adc10065.pdf

一、ADC10065概述

ADC10065是一款單芯片CMOS模數(shù)轉(zhuǎn)換器，能夠以每秒65兆采樣（MSPS）的速度將模擬輸入信號(hào)轉(zhuǎn)換為10位數(shù)字字。它采用差分流水線架構(gòu)，結(jié)合數(shù)字誤差校正和片上采樣保持電路，在提供出色動(dòng)態(tài)性能的同時(shí)，有效降低了功耗。獨(dú)特的采樣保持級(jí)實(shí)現(xiàn)了400 MHz的全功率帶寬，使其在高頻信號(hào)處理方面表現(xiàn)出色。

1. 關(guān)鍵特性

• 單+3.0V供電：僅需單一3.0V電源即可工作，簡(jiǎn)化了電源設(shè)計(jì)，降低了系統(tǒng)成本。
• 可選輸入范圍：支持2.0 $V{P - P}$、1.5 $V{P - P}$或1.0 $V_{P - P}$的全量程輸入，可根據(jù)不同應(yīng)用需求靈活選擇。
• 低功耗：在65 MSPS采樣率下，功耗僅為68.4 mW，待機(jī)模式下功耗可降至14.1 mW，適合對(duì)功耗敏感的應(yīng)用。
• 片上參考和采樣保持放大器：集成了參考電壓和采樣保持電路，減少了外部元件數(shù)量，提高了系統(tǒng)的可靠性和穩(wěn)定性。
• 可選數(shù)據(jù)格式：支持偏移二進(jìn)制或二進(jìn)制補(bǔ)碼數(shù)據(jù)格式，方便與不同的數(shù)字系統(tǒng)接口。
• 獨(dú)立可調(diào)輸出驅(qū)動(dòng)電源：可適應(yīng)2.5V和3.3V邏輯系列，增強(qiáng)了與不同邏輯電平的兼容性。
• 28引腳TSSOP封裝：小尺寸封裝節(jié)省了電路板空間，便于系統(tǒng)集成。

2. 應(yīng)用領(lǐng)域

ADC10065廣泛應(yīng)用于多個(gè)領(lǐng)域，包括但不限于：

• 超聲和成像：在醫(yī)學(xué)超聲成像和工業(yè)無(wú)損檢測(cè)等領(lǐng)域，高精度的A/D轉(zhuǎn)換對(duì)于獲取清晰準(zhǔn)確的圖像至關(guān)重要。
• 儀器儀表：用于各種測(cè)試測(cè)量儀器，確保對(duì)模擬信號(hào)的精確采集和處理。
• 蜂窩基站/通信接收器：在無(wú)線通信系統(tǒng)中，為信號(hào)的解調(diào)和解碼提供高質(zhì)量的數(shù)字輸入。
• 聲納/雷達(dá)：對(duì)高頻信號(hào)的快速準(zhǔn)確轉(zhuǎn)換，有助于提高聲納和雷達(dá)系統(tǒng)的探測(cè)精度和響應(yīng)速度。
• xDSL：在數(shù)字用戶線路（xDSL）通信中，實(shí)現(xiàn)對(duì)模擬信號(hào)的高效數(shù)字化處理。
• 無(wú)線本地環(huán)路：為無(wú)線本地通信提供可靠的信號(hào)轉(zhuǎn)換解決方案。
• 數(shù)據(jù)采集系統(tǒng)：用于各種數(shù)據(jù)采集應(yīng)用，如工業(yè)自動(dòng)化、環(huán)境監(jiān)測(cè)等。
• DSP前端：作為數(shù)字信號(hào)處理器（DSP）的前端，為其提供高質(zhì)量的數(shù)字輸入。

二、引腳說(shuō)明與等效電路

ADC10065的引腳分為模擬輸入輸出（ANALOG I/O）和數(shù)字輸入輸出（DIGITAL I/O）兩部分，每個(gè)引腳都有其特定的功能和作用。

1. 模擬輸入輸出引腳

• VIN（引腳12、13）：差分模擬輸入信號(hào)引腳，在1.2V參考電壓下，全量程輸入信號(hào)電平為差分1.0 $V_{P - P}$。引腳12為反相輸入，引腳13為同相輸入。在單端操作時(shí)，引腳12可連接到Vcom（引腳4）。
• VREF（引腳6）：參考輸入引腳，標(biāo)稱(chēng)電壓為1.20V。該引腳應(yīng)通過(guò)一個(gè)0.1 μF的單片電容旁路到VssA，也可由外部1.20V參考源驅(qū)動(dòng)，但不要對(duì)其進(jìn)行負(fù)載。
• VREFT、VREFB（引腳7、8）：高阻抗參考旁路引腳，每個(gè)引腳應(yīng)連接一個(gè)0.1 μF的電容到VssA，用于旁路目的，不要對(duì)其進(jìn)行負(fù)載。
• VcoM（引腳4）：可用于設(shè)置輸入共模電壓VcM，也可連接到VIN -，使VIN +作為單端輸入。該引腳應(yīng)通過(guò)至少一個(gè)0.1 μF的電容進(jìn)行旁路，不要對(duì)其進(jìn)行負(fù)載。

2. 數(shù)字輸入輸出引腳

• CLK（引腳1）：數(shù)字時(shí)鐘輸入引腳，輸入頻率范圍為20 MHz至65 MHz，輸入信號(hào)在該引腳的上升沿進(jìn)行采樣。
• DF（引腳15）：數(shù)據(jù)格式選擇引腳，當(dāng)DF = “1”時(shí)，輸出為二進(jìn)制補(bǔ)碼格式；當(dāng)DF = “0”時(shí)，輸出為偏移二進(jìn)制格式。
• STBY（引腳28）：待機(jī)引腳，當(dāng)該引腳為高電平時(shí)，轉(zhuǎn)換器進(jìn)入待機(jī)模式；當(dāng)該引腳為低電平時(shí)，轉(zhuǎn)換器處于活動(dòng)模式。
• IRS（引腳5）：輸入范圍選擇引腳，通過(guò)不同的連接方式可選擇不同的差分輸入范圍：IRS = “VDDA”時(shí)為2.0 $V{P - P}$；IRS = “VssA”時(shí)為1.5 $V{P - P}$；IRS = “Floating”時(shí)為1.0 $V_{P - P}$。
• DO - D9（引腳16 - 20、23 - 27）：數(shù)字輸出數(shù)據(jù)引腳，DO為最低有效位（LSB），D9為最高有效位（MSB）。

三、電氣特性

1. 靜態(tài)特性

• 無(wú)丟失碼：確保10位轉(zhuǎn)換無(wú)丟失碼，保證了轉(zhuǎn)換的準(zhǔn)確性。
• 積分非線性（INL）：在FIN = 500 kHz、-0 dB全量程條件下，INL范圍為 -1.0至 +1.1 LSB。
• 差分非線性（DNL）：在相同測(cè)試條件下，DNL范圍為 -0.9至 +0.9 LSB。
• 增益誤差（GE）：正誤差和負(fù)誤差范圍分別為 -1.5%至 +1.9% FS。
• 偏移誤差（OE）：范圍為 -1.4%至 +1.7% FS。
• 全功率帶寬（FPBW）：典型值為400 MHz，表明該轉(zhuǎn)換器在高頻信號(hào)處理方面具有良好的性能。

2. 動(dòng)態(tài)特性

• 有效位數(shù)（ENOB）：在fIN = 11 MHz時(shí)，ENOB典型值為9.6位；在fIN = 32 MHz時(shí)，ENOB典型值為9.5位。
• 信噪比（SNR）：在fIN = 11 MHz時(shí)，SNR典型值為59.6 dB；在fIN = 32 MHz時(shí)，SNR典型值為59.3 dB。
• 信噪失真比（SINAD）：在fIN = 11 MHz時(shí)，SINAD典型值為59.4 dB；在fIN = 32 MHz時(shí)，SINAD典型值為59 dB。
• 二次諧波失真（2nd HD）：在fIN = 11 MHz時(shí)，2nd HD典型值為 -90 dBc；在fIN = 32 MHz時(shí)，2nd HD典型值為 -82 dBc。
• 三次諧波失真（3rd HD）：在fIN = 11 MHz時(shí)，3rd HD典型值為 -74 dBc；在fIN = 32 MHz時(shí)，3rd HD典型值為 -72 dBc。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在fIN = 11 MHz時(shí)，SFDR典型值為 -80 dBc；在fIN = 32 MHz時(shí)，SFDR典型值為 -80 dBc。

3. 電源特性

• 模擬電源電流（IyDDA）：待機(jī)模式下典型值為4.7 mA至6.0 mA，活動(dòng)模式下典型值為22 mA至29 mA。
• 數(shù)字電源電流（IyDDIO）：待機(jī)模式下典型值為0 mA，活動(dòng)模式下典型值為0.97 mA至1.2 mA。
• 功耗（PWR）：待機(jī)模式下典型值為14.1 mW至18.0 mW，活動(dòng)模式下典型值為68.4 mW至90 mW。

四、功能描述與應(yīng)用信息

1. 功能描述

ADC10065采用流水線架構(gòu)和誤差校正電路，確保了高性能的轉(zhuǎn)換。差分模擬輸入信號(hào)被數(shù)字化為10位數(shù)字字，輸入信號(hào)的幅度和共模電壓可根據(jù)需要進(jìn)行調(diào)整。

2. 應(yīng)用信息

• 模擬輸入：$V{IN}+$和$V{IN}-$構(gòu)成差分輸入對(duì)，$V_{COM}$可用于設(shè)置共模輸入電壓。為了減少噪聲影響，建議在輸入引腳使用18Ω串聯(lián)電阻和25 pF電容組成的低通濾波器。
• 參考引腳：該轉(zhuǎn)換器設(shè)計(jì)使用1.2V參考電壓，$V{COM}$、$V{REFT}$和$REFB$的電壓由參考電壓派生而來(lái)。所有與參考電壓和輸入信號(hào)相關(guān)的接地應(yīng)單點(diǎn)連接到模擬接地平面，以減少接地路徑中的噪聲電流影響。參考旁路引腳$V{REF}$、$V{REFT}$和$V_{REFB}$應(yīng)分別通過(guò)0.1 μF電容旁路到地，且不要對(duì)其進(jìn)行負(fù)載。
• CLK引腳：CLK信號(hào)控制采樣過(guò)程的時(shí)序，應(yīng)使用穩(wěn)定、低抖動(dòng)的時(shí)鐘信號(hào)驅(qū)動(dòng)，頻率范圍應(yīng)在交流電氣特性規(guī)定的范圍內(nèi)，上升和下降時(shí)間應(yīng)小于2 ns。時(shí)鐘信號(hào)的走線應(yīng)盡可能短，避免與其他信號(hào)線路交叉。
• STBY引腳：當(dāng)STBY引腳為高電平時(shí)，ADC10065進(jìn)入待機(jī)模式，功耗降低至15 mW，輸出數(shù)據(jù)引腳狀態(tài)未定義。在待機(jī)模式下，管道中的數(shù)據(jù)會(huì)被損壞。
• DF引腳：DF引腳用于選擇數(shù)據(jù)輸出格式，高電平時(shí)輸出二進(jìn)制補(bǔ)碼格式，低電平時(shí)輸出偏移二進(jìn)制格式。
• IRS引腳：IRS引腳用于定義輸入信號(hào)幅度以產(chǎn)生全量程輸出，通過(guò)不同的連接方式可選擇不同的差分輸入范圍。
• 輸出引腳：ADC10065有10個(gè)TTL/CMOS兼容的數(shù)據(jù)輸出引腳。在驅(qū)動(dòng)高電容總線時(shí)，應(yīng)注意輸出電容的影響，避免過(guò)大的充電電流尖峰導(dǎo)致芯片噪聲和動(dòng)態(tài)性能下降。為了減少輸出開(kāi)關(guān)噪聲，應(yīng)盡量減小負(fù)載電容，并在ADC輸出和其他電路之間連接緩沖器。

五、典型性能特性

文檔中給出了多個(gè)典型性能特性曲線，展示了ADC10065在不同條件下的性能表現(xiàn)，如INL與時(shí)鐘占空比、SNR與溫度、SINAD與$V{DDA}$、SINAD與$f{CLK}$、SFDR與時(shí)鐘占空比等關(guān)系。這些曲線有助于工程師在不同應(yīng)用場(chǎng)景下評(píng)估和優(yōu)化轉(zhuǎn)換器的性能。

六、總結(jié)

ADC10065是一款性能卓越的10位65 MSPS 3V A/D轉(zhuǎn)換器，具有低功耗、高帶寬、靈活的輸入范圍和數(shù)據(jù)格式等優(yōu)點(diǎn)。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體需求合理選擇輸入范圍、時(shí)鐘信號(hào)、數(shù)據(jù)格式等參數(shù)，并注意電源、接地、信號(hào)布線等方面的設(shè)計(jì)，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，通過(guò)參考典型性能特性曲線，可進(jìn)一步優(yōu)化系統(tǒng)性能，確保設(shè)計(jì)的穩(wěn)定性和可靠性。你在使用ADC10065過(guò)程中遇到過(guò)哪些問(wèn)題？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。