在當(dāng)今的電子設(shè)計領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。TI公司的TLV1544和TLV1548系列低電壓10位ADC，憑借其出色的性能和豐富的功能，成為了眾多工程師的首選。今天，我們就來深入剖析這款產(chǎn)品，探究它的魅力所在。

文件下載：tlv1548m.pdf

產(chǎn)品概述

TLV1544和TLV1548是CMOS 10位開關(guān)電容逐次逼近（SAR）型ADC，具備串行控制和4/8個模擬輸入通道。它們擁有多種封裝形式可供選擇，如DB、D、PW、J、FK等，能適應(yīng)不同的應(yīng)用場景和溫度范圍。其中，TLV1544有四個模擬輸入通道，TLV1548則有八個模擬輸入通道，并且不同型號適用于不同的溫度區(qū)間，像TLV1544C和TLV1548C適用于0°C到70°C，TLV1544I和TLV1548I適用于 - 40°C到85°C，TLV1548M適用于 - 55°C到125°C。

關(guān)鍵特性

高性能轉(zhuǎn)換

• 高速轉(zhuǎn)換：轉(zhuǎn)換時間 ≤10 μs，能夠快速準(zhǔn)確地完成模擬信號到數(shù)字信號的轉(zhuǎn)換，滿足許多對實(shí)時性要求較高的應(yīng)用場景。
• 10位分辨率：提供了較高的分辨率，使輸出的數(shù)字信號能夠更精確地反映輸入模擬信號的變化，為系統(tǒng)提供更精準(zhǔn)的數(shù)據(jù)。

低功耗設(shè)計

• 可編程掉電模式：通過軟件編程可進(jìn)入掉電模式，此時功耗僅為1 μA，大大降低了系統(tǒng)的整體功耗，延長了電池供電設(shè)備的續(xù)航時間。
• 寬電壓范圍：支持2.7 V dc到5.5 V dc的單電源供電，且模擬輸入范圍為0 V到VCC，能適應(yīng)不同的電源環(huán)境，提高了產(chǎn)品的通用性。

豐富的功能特點(diǎn)

• 內(nèi)置模擬多路復(fù)用器：擁有11通道多路復(fù)用器，可選擇八個模擬輸入中的任意一個或三個內(nèi)部自測試電壓中的任意一個，方便進(jìn)行多通道信號的采集和測試。
• 多種串口接口兼容：與TMS320 DSP和微處理器的SPI、QSPI串行接口兼容，便于與其他設(shè)備進(jìn)行通信和數(shù)據(jù)傳輸。
• 轉(zhuǎn)換結(jié)束標(biāo)志（EOC）：EOC輸出可指示轉(zhuǎn)換是否完成，方便系統(tǒng)進(jìn)行數(shù)據(jù)讀取和后續(xù)操作的控制。
• 內(nèi)置自測試模式：支持內(nèi)置自測試模式，可對ADC的性能進(jìn)行自我檢測，確保系統(tǒng)的可靠性。
• 可編程轉(zhuǎn)換速率：提供快速和慢速兩種轉(zhuǎn)換速率，可根據(jù)實(shí)際需求進(jìn)行選擇，在高速操作不必要時，可選擇慢速轉(zhuǎn)換速率以降低功耗，延長電池壽命。

引腳功能詳解

該系列ADC的引腳功能豐富且復(fù)雜，下面為大家詳細(xì)介紹幾個關(guān)鍵引腳：

模擬輸入引腳（AO - A7）

用于輸入模擬信號，內(nèi)部進(jìn)行了多路復(fù)用。當(dāng)源阻抗大于1 kΩ時，建議使用異步啟動來增加采樣時間，以確保信號采集的準(zhǔn)確性。

片選引腳（CS）

CS的高低電平變化控制著內(nèi)部計數(shù)器和控制邏輯的復(fù)位，以及DATA IN、DATA OUT和I/O CLK的使能和禁用。高到低的轉(zhuǎn)換會在最大建立時間內(nèi)使能相關(guān)引腳，低到高的轉(zhuǎn)換則會在建立時間內(nèi)禁用這些引腳。

采樣/轉(zhuǎn)換開始控制引腳（CSTART）

CSTART控制著模擬輸入采樣的開始和轉(zhuǎn)換的啟動。高到低的轉(zhuǎn)換開始對模擬輸入信號進(jìn)行采樣，低到高的轉(zhuǎn)換將采樣保持功能置于保持模式并開始轉(zhuǎn)換。CSTART獨(dú)立于I/O CLK，在CS為高電平時也能正常工作，其低電平持續(xù)時間控制著開關(guān)電容陣列的采樣周期。

串行數(shù)據(jù)輸入引腳（DATA IN）

通過4位串行數(shù)據(jù)選擇下一個要轉(zhuǎn)換的模擬輸入和測試電壓，還可設(shè)置轉(zhuǎn)換速率和啟用掉電模式。在不同的工作模式下，輸入數(shù)據(jù)的采樣邊沿會根據(jù)INV CLK的狀態(tài)而變化。

串行數(shù)據(jù)輸出引腳（DATA OUT）

為A/D轉(zhuǎn)換結(jié)果的三態(tài)串行輸出。當(dāng)CS為高電平時，DATA OUT處于高阻態(tài)；當(dāng)CS為低電平或在DSP模式下FS下降沿之后，DATA OUT變?yōu)橛行顟B(tài)，并在I/O CLK的相應(yīng)邊沿輸出轉(zhuǎn)換結(jié)果。

工作模式與接口

串行接口

TLV1548與通用微處理器串行接口（如SPI和QSPI）以及TMS320 DSP串行接口兼容。通過采樣FS在CS下降沿的狀態(tài)，生成內(nèi)部鎖存標(biāo)志If_mode，該標(biāo)志控制I/O CLK的復(fù)用和狀態(tài)機(jī)復(fù)位功能。在與微處理器接口時，F(xiàn)S需拉高。

I/O CLK

I/O CLK的頻率在不同的電源電壓范圍和輸入源阻抗下有所限制，例如在2.7 V電源電壓下，最大I/O CLK頻率為2.8 MHz；當(dāng)輸入源阻抗小于1 kΩ時，I/O CLK速度可超過2.39 MHz。在不同的工作模式下，I/O CLK負(fù)責(zé)將輸入數(shù)據(jù)位時鐘輸入到輸入數(shù)據(jù)寄存器，并控制模擬輸入的采樣和轉(zhuǎn)換過程。

微處理器接口

在微處理器接口模式下，輸入數(shù)據(jù)位根據(jù)INV CLK的狀態(tài)在I/O CLK的上升沿或下降沿時鐘輸入。轉(zhuǎn)換開始至少需要9.5個時鐘脈沖，在第10個時鐘上升沿，EOC輸出變低，轉(zhuǎn)換完成后返回高電平，此時主機(jī)可讀取轉(zhuǎn)換結(jié)果。

DSP接口

與DSP接口時，輸出數(shù)據(jù)的MSB在FS下降沿后可用，其余輸出數(shù)據(jù)在I/O CLK的上升沿變化。輸入數(shù)據(jù)根據(jù)INV CLK的狀態(tài)在I/O CLK的下降沿或上升沿采樣。TLV1544/1548支持16時鐘周期的DSP接口模式，輸出數(shù)據(jù)在DSP模式下會填充六個尾隨零。

輸入數(shù)據(jù)與模擬輸入

輸入數(shù)據(jù)位

DATA IN內(nèi)部連接到一個4位串行輸入數(shù)據(jù)寄存器，通過輸入不同的數(shù)據(jù)可選擇不同的模式或模擬輸入通道。輸入數(shù)據(jù)的每一位根據(jù)INV CLK和FS的狀態(tài)在I/O CLK的相應(yīng)邊沿時鐘輸入。

模擬輸入和內(nèi)部測試電壓

通過11通道多路復(fù)用器根據(jù)輸入數(shù)據(jù)位選擇八個模擬輸入和三個內(nèi)部測試輸入。該設(shè)備支持正常采樣模式（固定采樣時間）和擴(kuò)展采樣模式（靈活采樣時間）。在正常采樣模式下，模擬輸入的采樣在微處理器接口模式下的第4個I/O CLK脈沖上升沿開始（在DSP接口模式下為第4個下降沿），持續(xù)6個I/O CLK周期。

轉(zhuǎn)換過程與擴(kuò)展采樣

轉(zhuǎn)換器工作原理

該系列ADC采用逐次逼近轉(zhuǎn)換系統(tǒng)，CMOS閾值檢測器通過檢查一系列二進(jìn)制加權(quán)電容上的電荷來確定每一位的值。在轉(zhuǎn)換過程的第一階段，通過閉合開關(guān)將所有電容充電到輸入電壓；在第二階段，打開開關(guān)，閾值檢測器根據(jù)每個電容上的電荷與參考電壓的比較來識別每一位。

擴(kuò)展采樣

擴(kuò)展采樣模式可對采樣保持電路的采集時間進(jìn)行編程，允許設(shè)備的模擬輸入直接連接到各種輸入源阻抗。CSTART控制采樣周期和轉(zhuǎn)換啟動，其下降沿開始預(yù)設(shè)通道的采樣周期，低電平時間控制輸入采樣保持電路的采集時間，上升沿結(jié)束采樣周期，轉(zhuǎn)換周期在上升沿后兩個內(nèi)部系統(tǒng)時鐘開始。

參數(shù)與應(yīng)用

電氣特性與工作特性

在推薦的工作溫度范圍內(nèi)，該系列ADC的電氣特性和工作特性表現(xiàn)出色。例如，高電平輸出電壓、低電平輸出電壓、工作電源電流等參數(shù)都有明確的規(guī)定，并且在不同的轉(zhuǎn)換速度和電源電壓下有所變化。同時，其線性誤差、差分線性誤差、偏移誤差、增益誤差等工作特性指標(biāo)也能滿足大多數(shù)應(yīng)用的需求。

應(yīng)用信息

模擬輸入分析

通過對模擬輸入等效電路的分析，可以得出模擬輸入電容充電到指定電壓所需的時間，該時間必須小于轉(zhuǎn)換器采樣時間，從而確定最大I/O CLK頻率。

最大轉(zhuǎn)換吞吐量

在5 V電源電壓下，當(dāng)源阻抗小于1 kΩ時，可實(shí)現(xiàn)較高的轉(zhuǎn)換吞吐量。源阻抗越小，采樣時間越短，I/O CLK頻率越高，轉(zhuǎn)換吞吐量也越高。

總結(jié)

TLV1544和TLV1548系列低電壓10位ADC以其高性能、低功耗、豐富的功能和靈活的接口，為電子工程師在模擬信號采集和處理領(lǐng)域提供了一個優(yōu)秀的解決方案。無論是在工業(yè)控制、數(shù)據(jù)采集、儀器儀表還是其他領(lǐng)域，這款A(yù)DC都能發(fā)揮出其獨(dú)特的優(yōu)勢。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求合理選擇型號、設(shè)置工作參數(shù)，以充分發(fā)揮其性能。大家在使用過程中是否遇到過一些特殊的問題呢？歡迎在評論區(qū)分享交流。