德州儀器ADS805：高性能12位ADC的設計與應用指南

在當今的電子設計領域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關重要的角色，它是模擬世界與數(shù)字世界之間的橋梁。德州儀器（TI）的ADS805作為一款高性能的12位、20MHz采樣ADC，憑借其出色的性能和靈活的配置，在眾多應用場景中得到廣泛應用。今天，我們就來深入探討一下ADS805的特性、應用以及設計要點。

文件下載：ads805.pdf

一、ADS805的核心特性

1. 高性能指標

ADS805具有高無雜散動態(tài)范圍（SFDR）和高信噪比（SNR），在9.8MHz輸入頻率下，SFDR可達74dB，SNR可達68dB，這使得它能夠在復雜的信號環(huán)境中準確地采集和轉(zhuǎn)換信號。同時，它的低功耗設計（僅300mW）和低差分線性誤差（DLE，最大±0.25LSB），也為系統(tǒng)的穩(wěn)定性和精度提供了保障。

2. 靈活輸入范圍

ADS805支持內(nèi)部參考和外部參考兩種模式，輸入范圍可在2Vp-p至5Vp-p之間靈活設置，既可以采用單端輸入，也可以使用差分輸入。這種靈活性使得它能夠適應不同的信號源和應用需求，例如在需要低輸入?yún)⒖荚肼暤某上駪弥?，可選擇5Vp-p輸入范圍，以獲得0.09LSBs rms的低噪聲性能。

3. 超量程指示功能

ADS805還提供了超量程標志（OVR），當輸入信號超過轉(zhuǎn)換器的滿量程范圍時，該標志會被置高。這一功能不僅可以幫助我們及時發(fā)現(xiàn)信號異常，還能用于降低前端信號調(diào)理電路的增益，從而保護ADC和整個系統(tǒng)。

二、電氣特性詳解

1. 基本參數(shù)

ADS805的分辨率為12位，采樣率最高可達20M Samples/s，數(shù)據(jù)延遲為6個時鐘周期，這些參數(shù)使得它能夠滿足高速信號采集的需求。在模擬輸入方面，標準單端輸入范圍為1.5V至3.5V，輸入電容為270pF，模擬輸入帶寬為20MHz，能夠處理較寬頻率范圍的信號。

2. 動態(tài)特性

在動態(tài)特性方面，ADS805表現(xiàn)出色。其差分線性誤差在500kHz時最大為±0.75LSB，且無漏碼現(xiàn)象；在9.8MHz輸入頻率下，SFDR為74dB，SNR為68dB，信號與（噪聲+失真）比（SINAD）為66dB，這些指標都表明它具有良好的信號處理能力。

3. 數(shù)字輸入輸出

數(shù)字輸入部分，轉(zhuǎn)換命令采用CMOS兼容的上升沿觸發(fā)；數(shù)字輸出部分，邏輯編碼為直補碼，輸出電壓和使能時間等參數(shù)都有明確的規(guī)定，并且支持與高速TTL和CMOS邏輯家族兼容，方便與其他數(shù)字電路集成。

三、應用電路設計

1. 模擬輸入驅(qū)動

ADS805的模擬輸入可以采用單端或差分驅(qū)動方式。在單端配置中，常見的接口電路有AC耦合、DC耦合無電平轉(zhuǎn)換和DC耦合有電平轉(zhuǎn)換三種。

• AC耦合輸入配置：通過將VREF引腳連接到SEL引腳，可將滿量程輸入范圍定義為2Vp-p。使用低失真電壓反饋放大器OPA642進行AC耦合，同時利用DC阻斷電容和電阻對實現(xiàn)電平轉(zhuǎn)換，為ADS805提供合適的偏置電壓。這種配置可以使放大器在基于地的信號擺幅下工作，保持最佳的失真性能。
• DC耦合無電平轉(zhuǎn)換：當模擬輸入信號已經(jīng)偏置在符合ADS805輸入范圍和參考電平的水平時，只需為輸入提供足夠低的源阻抗即可。建議選擇寬帶運算放大器，以確保在寬頻率范圍內(nèi)輸出阻抗保持較低。
• DC耦合有電平轉(zhuǎn)換：在需要信號路徑包含DC帶寬的應用中，需要進行DC耦合和電平轉(zhuǎn)換。例如，使用單電源電流反饋運算放大器OPA681將輸入信號與所需的DC偏移相加，通過調(diào)整電阻值來設置DC偏置電平和校正偏移誤差。

2. 單端轉(zhuǎn)差分配置（變壓器耦合）

差分輸入配置可以顯著提高SFDR性能，因為在差分模式下，信號擺幅可以減小到單端驅(qū)動所需擺幅的一半，同時還能降低偶次諧波。通過變壓器耦合的方式，將單端信號轉(zhuǎn)換為差分信號輸入到ADS805，適用于IF信號數(shù)字化等應用場景，可減少系統(tǒng)成本和復雜度。

3. 參考操作

ADS805內(nèi)部集成了帶隙參考電路，可以提供+1V或+2.5V的參考輸出，也可以通過外部電阻設置不同的參考電壓。此外，還可以關閉內(nèi)部參考，使用外部參考電壓。在實際應用中，需要根據(jù)具體需求選擇合適的參考模式，并注意為參考引腳提供良好的旁路電容，以減少時鐘饋通。

四、設計注意事項

1. 時鐘輸入要求

時鐘抖動對高速、高分辨率ADC的SNR性能至關重要。ADS805在CLK輸入的上升沿采樣輸入信號，因此該邊沿的抖動應盡可能小。在欠采樣應用中，更要特別注意時鐘抖動，將時鐘輸入視為模擬輸入進行處理，確保時鐘信號具有50%的占空比和快速的上升/下降時間（2ns或更短）。

2. 數(shù)字輸出處理

ADS805的數(shù)字輸出與高速TTL和CMOS邏輯家族兼容，通過調(diào)整VDRV引腳的電壓可以改變數(shù)字輸出電平。為了避免電容負載對性能的影響，建議將數(shù)據(jù)線上的電容負載保持在盡可能低的水平（≤15pF）。如果需要，可以使用外部緩沖器或鎖存器來隔離數(shù)字噪聲，并在數(shù)據(jù)線上串聯(lián)適當?shù)碾娮瑁?00Ω至200Ω），以維持ADS805的交流性能。

3. 接地和去耦

在高頻設計中，正確的接地、去耦、短引線長度和使用接地平面非常重要。建議使用多層PCB板，將ADS805的模擬和數(shù)字接地引腳在IC處連接在一起，并僅連接到系統(tǒng)的模擬接地。同時，為所有電源引腳提供足夠的旁路電容，以減少電源和參考線上的高頻噪聲。

五、總結

ADS805作為一款高性能的12位ADC，具有出色的性能指標、靈活的輸入范圍和豐富的功能特性。在實際應用中，我們需要根據(jù)具體需求合理選擇輸入范圍、參考模式和接口電路，同時注意時鐘輸入、數(shù)字輸出處理和接地去耦等設計要點，以充分發(fā)揮其性能優(yōu)勢。希望本文能夠為電子工程師們在使用ADS805進行設計時提供有益的參考。你在使用ADS805的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。