DP83640：工業(yè)以太網(wǎng)PHY的卓越之選

引言

在工業(yè)以太網(wǎng)領(lǐng)域，精確的時(shí)鐘同步和高效的數(shù)據(jù)傳輸至關(guān)重要。DP83640作為一款高性能的Precision PHYTER?，為實(shí)時(shí)工業(yè)連接提供了卓越的解決方案。它不僅支持IEEE 1588標(biāo)準(zhǔn)，還具備多種先進(jìn)特性，能夠滿足各種復(fù)雜工業(yè)應(yīng)用的需求。今天，我們就來深入了解一下這款強(qiáng)大的設(shè)備。

文件下載：dp83640.pdf

一、設(shè)備概述

1.1 特性亮點(diǎn)

DP83640的特性十分豐富，為其在工業(yè)以太網(wǎng)中的應(yīng)用奠定了堅(jiān)實(shí)基礎(chǔ)。

• 時(shí)鐘同步：支持IEEE 1588 V1和V2，能夠?qū)崿F(xiàn)高精度的時(shí)鐘同步。其8 ns的時(shí)間戳分辨率可實(shí)現(xiàn)亞10 ns的主參考同步，這對(duì)于對(duì)時(shí)間精度要求極高的工業(yè)應(yīng)用來說至關(guān)重要。
• 通信協(xié)議：支持UDP/IPv4、UDP/IPv6和Layer2以太網(wǎng)數(shù)據(jù)包，具有廣泛的兼容性。
• 低延遲：具備確定性、低的發(fā)送和接收延遲，能夠確保數(shù)據(jù)的實(shí)時(shí)傳輸。
• 診斷功能：擁有動(dòng)態(tài)鏈路質(zhì)量監(jiān)測(cè)、基于TDR的電纜診斷和電纜長(zhǎng)度檢測(cè)等功能，可幫助工程師及時(shí)發(fā)現(xiàn)和解決潛在問題。
• 接口多樣：提供2.5 - V和3.3 - V的I/O和MAC接口，支持Auto - MDIX、RMII Rev. 1.2和MII MAC接口等多種接口類型，還具備25 - MHz MDC和MDIO串行管理接口以及IEEE 802.3 100BASE - FX光纖接口。
• 防護(hù)與性能：具備8 kV人體模型的ESD保護(hù)，可在工業(yè)環(huán)境中有效抵御靜電干擾。支持可編程LED，可用于鏈路、速率、雙工、活動(dòng)和沖突檢測(cè)等狀態(tài)指示。工作溫度范圍覆蓋工業(yè)級(jí)要求，采用48引腳LQFP封裝（7 mm × 7 mm），且在長(zhǎng)達(dá)150米的CAT5電纜上可實(shí)現(xiàn)無差錯(cuò)運(yùn)行。

1.2 應(yīng)用領(lǐng)域

DP83640的應(yīng)用范圍廣泛，涵蓋了多個(gè)工業(yè)領(lǐng)域：

• 工廠自動(dòng)化：在Ethernet/IP和CIP Sync等協(xié)議的應(yīng)用中發(fā)揮重要作用，確保設(shè)備之間的精確同步和高效通信。
• 測(cè)試與測(cè)量：符合LXI標(biāo)準(zhǔn)，為測(cè)試設(shè)備提供穩(wěn)定可靠的網(wǎng)絡(luò)連接。
• 電信：可用于基站等設(shè)備，保障通信的穩(wěn)定性和實(shí)時(shí)性。
• 實(shí)時(shí)網(wǎng)絡(luò)：滿足實(shí)時(shí)網(wǎng)絡(luò)對(duì)數(shù)據(jù)傳輸和時(shí)鐘同步的嚴(yán)格要求。

二、引腳配置與功能

DP83640的引腳被分類為多個(gè)接口類別，每個(gè)接口都有其特定的功能。

2.1 引腳布局與分配

它采用48引腳LQFP封裝，引腳布局合理，方便工程師進(jìn)行設(shè)計(jì)。具體的引腳分配涵蓋了串行管理接口、MAC數(shù)據(jù)接口、時(shí)鐘接口、LED接口、IEEE 1588事件/觸發(fā)/時(shí)鐘接口、JTAG接口、復(fù)位和電源下拉選項(xiàng)、10/100 Mb/s PMD接口以及電源引腳等。

2.2 各接口詳細(xì)功能

• 串行管理接口（SMI）：由MDC和MDIO引腳組成，MDC作為管理數(shù)據(jù)時(shí)鐘，為MDIO管理數(shù)據(jù)輸入/輸出串行接口提供同步時(shí)鐘，最大時(shí)鐘速率為25 MHz。MDIO為雙向管理指令/數(shù)據(jù)信號(hào)，需要1.5 - kΩ上拉電阻，可通過寄存器設(shè)置啟用內(nèi)部上拉。
• MAC數(shù)據(jù)接口：包含TX_CLK、TX_EN、TXD[3:0]等發(fā)送相關(guān)信號(hào)以及RX_CLK、RX_DV、RX_ER、RXD[3:0]等接收相關(guān)信號(hào)。在不同的速率模式下，時(shí)鐘頻率有所不同，如100 Mb/s模式下TX_CLK為25 MHz，10 Mb/s模式下為2.5 MHz。部分信號(hào)還提供了集成的50 - Ω信號(hào)終端，可減少外部終端電阻的使用。
• 時(shí)鐘接口：X1為主要時(shí)鐘參考輸入，可連接外部晶體諧振器或CMOS級(jí)振蕩器。X2為晶體輸出，在使用外部CMOS振蕩器時(shí)可懸空。CLK_OUT為高度可配置的系統(tǒng)時(shí)鐘，可提供多種時(shí)鐘源選擇，也可作為外部IEEE 1588參考時(shí)鐘的輸入。
• LED接口：支持三個(gè)可配置的LED引腳，可通過LED模式選擇和寄存器配置實(shí)現(xiàn)不同的功能，如指示鏈路狀態(tài)、速率、活動(dòng)和沖突等。
• IEEE 1588事件/觸發(fā)/時(shí)鐘接口：多個(gè)GPIO引腳可用于信號(hào)或檢測(cè)事件，部分引腳若作為GPIO使用時(shí)需注意禁用相關(guān)的LED或JTAG功能。
• JTAG接口：包括TCK、TDO、TMS、TRST#和TDI等引腳，用于測(cè)試和調(diào)試。
• 復(fù)位和電源下拉：RESET_N為低電平有效輸入，用于初始化或重新初始化設(shè)備；PWRDOWN/INTN引腳默認(rèn)作為電源下拉輸入，也可通過寄存器配置為中斷輸出。

三、規(guī)格參數(shù)

3.1 絕對(duì)最大額定值與ESD評(píng)級(jí)

在使用DP83640時(shí)，需要注意其絕對(duì)最大額定值，如電源電壓、直流輸入輸出電壓、最大結(jié)溫、存儲(chǔ)溫度等。同時(shí)，該設(shè)備具備良好的ESD防護(hù)能力，人體模型（HBM）為±8000 V，帶電設(shè)備模型（CDM）為±1000 V。

3.2 推薦工作條件

推薦的模擬電源電壓為3.3 ± 0.3 V或3.3 ± 10%，I/O電源電壓為3.3 V或2.5 ± 5%。工業(yè)溫度范圍為 - 40 °C至85 °C，不同I/O電壓下的功耗也有所不同，如V_IO = 3.3 V時(shí)功耗為290 mW，V_IO = 2.5 V時(shí)功耗為260 mW。

3.3 電氣特性

文檔中詳細(xì)給出了DC規(guī)格和AC時(shí)序要求，包括輸入輸出電壓、電流、傳輸延遲、時(shí)鐘頻率等參數(shù)。例如，在MII串行管理時(shí)序中，MDC到MDIO（輸出）的延遲時(shí)間為0 - 20 ns，MDIO（輸入）到MDC的建立時(shí)間和保持時(shí)間均為10 ns。

四、詳細(xì)描述

4.1 功能模塊概述

DP83640支持多種工業(yè)以太網(wǎng)的關(guān)鍵參數(shù)，其功能模塊包括MII/RMII接口、自動(dòng)協(xié)商、自動(dòng)MDIX、LED接口、內(nèi)部回環(huán)、電源管理、鏈路診斷等。這些模塊協(xié)同工作，確保設(shè)備在各種工業(yè)環(huán)境下穩(wěn)定運(yùn)行。

4.2 各功能模塊詳細(xì)介紹

• 媒體配置：支持雙絞線（100BASE - TX和10BASE - T）和光纖（100BASE - FX）兩種媒體類型，可通過引腳選項(xiàng)或寄存器訪問進(jìn)行配置。默認(rèn)選擇雙絞線模式，通過外部下拉可選擇FX模式。
• 自動(dòng)協(xié)商：提供了一種在鏈路兩端設(shè)備之間交換配置信息并自動(dòng)選擇最高性能運(yùn)行模式的機(jī)制。可通過引腳控制或寄存器控制，支持10 Mb/s半雙工、10 Mb/s全雙工、100 Mb/s半雙工和100 Mb/s全雙工四種以太網(wǎng)協(xié)議。
• 自動(dòng)MDIX：該功能默認(rèn)啟用，可通過PHYCR寄存器進(jìn)行配置。它利用自動(dòng)協(xié)商來確定數(shù)據(jù)傳輸和接收的正確配置，并選擇合適的MDI對(duì)進(jìn)行MDI/MDIX操作。
• LED接口：支持三個(gè)可配置的LED，通過設(shè)置不同的模式，可實(shí)現(xiàn)對(duì)鏈路狀態(tài)、速率、活動(dòng)和沖突等的指示。
• 內(nèi)部回環(huán)：通過設(shè)置基本模式控制寄存器（BMCR）的Loopback位，可將MII發(fā)送數(shù)據(jù)路由到MII接收輸出，方便進(jìn)行系統(tǒng)診斷。
• 電源管理：PWRDOWN/INTN引腳默認(rèn)作為電源下拉輸入，可通過設(shè)置MICR寄存器的INT_OE位將其配置為中斷輸出。
• 鏈路診斷：具備多種鏈路診斷功能，如鏈接電纜狀態(tài)、鏈路質(zhì)量監(jiān)測(cè)和TDR電纜診斷等。通過這些功能，工程師可以及時(shí)發(fā)現(xiàn)電纜故障和鏈路質(zhì)量問題。

4.3 寄存器映射與配置

DP83640擁有豐富的寄存器，用于控制和監(jiān)測(cè)設(shè)備的各種功能。這些寄存器包括基本模式控制寄存器（BMCR）、基本模式狀態(tài)寄存器（BMSR）、自動(dòng)協(xié)商廣告寄存器（ANAR）等。不同的寄存器具有不同的位定義和功能，工程師可根據(jù)具體需求進(jìn)行配置。

五、應(yīng)用、實(shí)現(xiàn)與布局

5.1 應(yīng)用信息

DP83640為IEEE 1588實(shí)時(shí)以太網(wǎng)應(yīng)用提供了硬件支持，包括IEEE 1588同步時(shí)鐘生成、數(shù)據(jù)包時(shí)間戳和事件觸發(fā)與時(shí)間戳等功能。通過這些功能，可實(shí)現(xiàn)高精度的時(shí)鐘同步和實(shí)時(shí)事件處理。

5.2 典型應(yīng)用設(shè)計(jì)

在典型應(yīng)用中，需要注意電源電壓、時(shí)鐘輸入等設(shè)計(jì)要求。對(duì)于10/100 Mb/s雙絞線接口和100 Mb/s光纖接口，文檔給出了推薦的電路設(shè)計(jì)和相關(guān)元件的選擇。同時(shí)，對(duì)于時(shí)鐘輸入，可選擇外部CMOS級(jí)振蕩器或晶體諧振器，并給出了相應(yīng)的規(guī)格參數(shù)。

5.3 布局指南

PCB布局對(duì)于DP83640的性能至關(guān)重要。布局時(shí)應(yīng)將49.9 - Ω、1%電阻和0.1 - μF去耦電容靠近PHYTER TD±和RD±引腳，并直接連接到VDD平面。避免信號(hào)跡線上的短截線，保持差分信號(hào)對(duì)的平行和長(zhǎng)度匹配，減少阻抗不連續(xù)和電磁干擾。推薦使用至少四層的PCB，以滿足信號(hào)完整性和性能要求。

5.4 電源供應(yīng)建議

為了減少電磁干擾，應(yīng)在設(shè)備的VDD供應(yīng)引腳上使用低阻抗的0.1 - μF表面貼裝電容進(jìn)行旁路，并將其盡可能靠近組件VDD供應(yīng)引腳。在某些系統(tǒng)中，可考慮在供應(yīng)引腳串聯(lián)0 - Ω電阻，以便在需要時(shí)添加EMI磁珠。同時(shí)，PCB應(yīng)至少有一個(gè)實(shí)心接地平面和一個(gè)實(shí)心VDD平面，以提供低阻抗的電源和返回路徑。

六、總結(jié)與思考

DP83640是一款功能強(qiáng)大、性能卓越的工業(yè)以太網(wǎng)PHY芯片，它在時(shí)鐘同步、數(shù)據(jù)傳輸、診斷功能等方面都表現(xiàn)出色。在實(shí)際應(yīng)用中，工程師需要充分了解其特性和規(guī)格，合理進(jìn)行引腳配置、寄存器設(shè)置和PCB布局，以發(fā)揮其最大優(yōu)勢(shì)。同時(shí)，我們也可以思考如何在不同的工業(yè)場(chǎng)景中更好地應(yīng)用這款芯片，進(jìn)一步提升系統(tǒng)的性能和可靠性。你在使用類似芯片的過程中有遇到過哪些問題呢？歡迎在評(píng)論區(qū)交流分享。