探索 RENESAS RC38208/RC38108：超低相位噪聲時(shí)鐘利器

在當(dāng)今高速發(fā)展的電子領(lǐng)域，對(duì)于時(shí)鐘信號(hào)的穩(wěn)定性和低噪聲要求越來(lái)越高，特別是在 4G、5G 通信以及高速串行數(shù)據(jù)傳輸?shù)葢?yīng)用場(chǎng)景中。RENESAS 的 RC38208/RC38108 時(shí)鐘發(fā)生器和抖動(dòng)衰減器，憑借其卓越的性能，成為了眾多工程師的理想選擇。今天，我們就來(lái)深入了解一下這款產(chǎn)品。

文件下載：Renesas Electronics RC38x08 FemtoClock?3無(wú)線抖動(dòng)衰減器.pdf

產(chǎn)品概述

RC38208/RC38108 是一款超低相位噪聲的抖動(dòng)衰減器、多頻率時(shí)鐘合成器以及數(shù)字控制振蕩器（DCO）。它具有高度的靈活性和低功耗特性，能夠?yàn)?4G 和 5G RF 收發(fā)器輸出超低帶內(nèi)相位噪聲和雜散的時(shí)鐘信號(hào)，同時(shí)為 112Gbps 和 224Gbps SerDes 提供抖動(dòng)低于 25fs - rms 的時(shí)鐘。

應(yīng)用領(lǐng)域廣泛

LVCMOS 應(yīng)用

其輸出頻率范圍為 DC 到 250MHz，可用于光學(xué)前端 DAC/ADC 和 DSP 的定時(shí)、112Gbps 和 224Gbps SerDes 的參考時(shí)鐘、5G 分布式單元（DU）、交換機(jī)和路由器，以及基于精密時(shí)間協(xié)議（PTP）時(shí)鐘的高性能 DCO。

強(qiáng)大特性一覽

超低相位噪聲合成器

抖動(dòng)低于 25fs RMS（12kHz 到 20MHz，4MHz HPF），能夠滿足對(duì)時(shí)鐘信號(hào)質(zhì)量要求極高的應(yīng)用。

多獨(dú)立域設(shè)計(jì)

具備兩個(gè)獨(dú)立的低相位噪聲同步域和四個(gè)獨(dú)立的低相位噪聲頻率域，提供了更高的靈活性和穩(wěn)定性。

接口支持

支持 JESD204B/C 標(biāo)準(zhǔn)，方便與其他設(shè)備進(jìn)行接口連接。

時(shí)間同步功能

擁有時(shí)間數(shù)字轉(zhuǎn)換器（TDC）、日時(shí)間（TOD）計(jì)數(shù)器和 PTP 時(shí)鐘的時(shí)間同步模塊，確保精確的時(shí)間同步。

豐富的時(shí)鐘輸出

8 個(gè)時(shí)鐘輸出，帶有獨(dú)立的整數(shù)分頻器，其中 6 個(gè)可配置為 LVDS、HCSL（AC - LVPECL）或 CML，2 個(gè)可配置為 LVDS、HCSL（AC - LVPECL）或 LVCMOS。

詳細(xì)規(guī)格剖析

引腳信息

從引腳分配來(lái)看，該產(chǎn)品的引腳布局合理，涵蓋了電源、時(shí)鐘輸入、時(shí)鐘輸出等多種類型的引腳。例如，VDD_VCO 為 VCO 提供 1.8V 電源，不同的輸出引腳如 OUT1、OUT2 等可根據(jù)需求配置為不同的輸出類型。在輸入特性方面，輸入電容、上拉電阻和下拉電阻等參數(shù)都有明確的規(guī)定，這對(duì)于設(shè)計(jì)時(shí)的信號(hào)完整性至關(guān)重要。

絕對(duì)最大額定值

明確了電源電壓、輸入電壓、輸入電流、輸出電流等參數(shù)的最大允許值，在使用過(guò)程中必須嚴(yán)格遵守這些限制，以確保設(shè)備的安全運(yùn)行。

推薦工作條件

包括最大結(jié)溫、環(huán)境工作溫度、電源電壓等條件，滿足這些條件才能保證設(shè)備的性能和可靠性。

熱規(guī)格

給出了不同情況下的熱阻參數(shù)，如結(jié)到外殼、結(jié)到基座、結(jié)到空氣等，這對(duì)于散熱設(shè)計(jì)非常重要。

相位抖動(dòng)和噪聲

APLL、FOD、TOD 和合成相位抖動(dòng)等參數(shù)都有詳細(xì)的測(cè)試數(shù)據(jù)，同時(shí) APLL 相位噪聲也有明確的指標(biāo)，這些數(shù)據(jù)是評(píng)估產(chǎn)品性能的關(guān)鍵依據(jù)。

電源噪聲抑制

通過(guò)電源抑制比（PSNR）參數(shù)，展示了產(chǎn)品對(duì)電源噪聲的抑制能力，這對(duì)于在復(fù)雜電源環(huán)境下的穩(wěn)定工作至關(guān)重要。

晶體振蕩器輸入和 APLL 特性

規(guī)定了晶體振蕩器輸入的頻率范圍、偏置點(diǎn)、電壓擺幅等參數(shù)，以及 APLL 的工作頻率和頻率容差等，這些參數(shù)對(duì)于選擇合適的晶體和外部振蕩器至關(guān)重要。

時(shí)鐘輸入和輸出特性

包括時(shí)鐘輸入的差分輸入峰值 - 峰值電壓、共模電壓、輸入頻率等，以及輸出頻率、啟動(dòng)時(shí)間、相位和頻率不確定性、輸出到輸出偏斜和輸入到輸出延遲等特性，這些特性直接影響到時(shí)鐘信號(hào)的輸出質(zhì)量。

電源電流

詳細(xì)列出了不同電源引腳的電流消耗情況，這對(duì)于功耗設(shè)計(jì)和電源管理非常有幫助。

通信接口特性

I2C 總線和 SPI 總線的時(shí)序和電氣特性都有明確的規(guī)定，這對(duì)于與其他設(shè)備進(jìn)行通信和控制非常重要。

功能描述深入解讀

設(shè)備頻率參考

產(chǎn)品需要一個(gè)滿足特定相位噪聲、頻率精度和穩(wěn)定性要求的頻率參考?？梢允褂猛獠烤w諧振器或外部振蕩器來(lái)實(shí)現(xiàn)，不同的實(shí)現(xiàn)方式有不同的頻率范圍要求。選擇合適的頻率參考對(duì)于產(chǎn)品的性能至關(guān)重要，需要根據(jù)具體應(yīng)用需求進(jìn)行選擇。

模擬 PLL

內(nèi)部 APLL 帶寬約為 1MHz，能夠鎖定頻率參考并合成特定頻率范圍的超低相位噪聲時(shí)鐘。它繼承了頻率參考的頻率精度，決定了設(shè)備的自由運(yùn)行頻率精度。

整數(shù)和分?jǐn)?shù)輸出分頻器

整數(shù)輸出分頻器（IOD）將輸入時(shí)鐘按可編程的 23 位整數(shù)值進(jìn)行分頻，分?jǐn)?shù)輸出分頻器（FOD）則可以實(shí)現(xiàn)整數(shù)、有理數(shù)和分?jǐn)?shù)分頻，具有 1 萬(wàn)億分之一的頻率分辨率。FOD 還可以作為 DCO 工作，抵消 APLL 的數(shù)字頻率調(diào)整。

分頻器同步

對(duì)于每個(gè) DPLL，反饋分頻器與所選的 IOD 同步，確保時(shí)鐘信號(hào)的同步性。通過(guò)具體的例子可以更好地理解這種同步機(jī)制的工作原理。

數(shù)字 PLL

DPLL 可以選擇多個(gè)時(shí)鐘輸入作為參考，支持 1kHz 到 33MHz 的參考頻率，并且可以通過(guò)組合總線控制合成器。它有自由運(yùn)行、獲取、正常、保持和無(wú)縫切換五種工作狀態(tài)，每種狀態(tài)都有其特定的工作方式和應(yīng)用場(chǎng)景。

參考切換

DPLL 的參考切換可以通過(guò)強(qiáng)制選擇或自動(dòng)選擇來(lái)實(shí)現(xiàn)，包括無(wú)縫參考切換和對(duì)齊參考切換兩種方式。無(wú)縫參考切換可以忽略新參考和反饋時(shí)鐘之間的相位差，而對(duì)齊參考切換則可以確保輸出時(shí)鐘與參考時(shí)鐘的相位關(guān)系。

參考監(jiān)控

可以持續(xù)監(jiān)控參考信號(hào)的丟失和頻率偏移，這對(duì)于保證系統(tǒng)的穩(wěn)定性非常重要。

SYSREF

產(chǎn)品包含 SYSREF 控制器，可以在任何 OUT[10:1] 上輸出 SYSREF 信號(hào)，并且可以通過(guò) GPIO 或寄存器進(jìn)行控制。

時(shí)間同步

時(shí)間同步模塊可以實(shí)現(xiàn)與外部信號(hào)和設(shè)備的相位和時(shí)間對(duì)齊，包括 TOD 和合成模塊、TDC 等部分，TDC 的精度優(yōu)于 100ps。

狀態(tài)和控制

通過(guò) I2C 或 SPI 接口可以訪問(wèn)控制和狀態(tài)寄存器，并且可以從內(nèi)部一次性可編程（OTP）內(nèi)存或外部 EEPROM 加載配置。

應(yīng)用信息實(shí)用指南

電源考慮

雖然沒(méi)有電源供應(yīng)順序要求，但在某些情況下需要進(jìn)行軟復(fù)位或主復(fù)位以確保輸出分頻器同步?？梢允褂?Renesas IC 工具箱（RICBox）軟件工具進(jìn)行功率和電流消耗計(jì)算。

上電復(fù)位和復(fù)位控制器

上電后，內(nèi)部上電復(fù)位（POR）信號(hào)在特定條件下被觸發(fā)，通過(guò) nMR 引腳可以控制主復(fù)位序列的啟動(dòng)。在復(fù)位過(guò)程中，時(shí)鐘輸出的狀態(tài)會(huì)根據(jù)配置發(fā)生變化，并且可以通過(guò)寄存器和 GPIO 來(lái)指示設(shè)備的狀態(tài)。

未使用引腳建議

對(duì)于未使用的 CLKIN/nCLKIN 引腳、LVCMOS 控制引腳、LVCMOS 輸出引腳和差分輸出引腳，都有相應(yīng)的處理建議，以避免噪聲和干擾。

晶體接口過(guò)驅(qū)動(dòng)

當(dāng)對(duì)晶體接口進(jìn)行過(guò)驅(qū)動(dòng)時(shí)，需要注意 XOUT 引腳的處理和 XIN 輸入的電壓擺幅、壓擺率等參數(shù)，同時(shí)給出了具體的電路示例。

差分輸出端接

可編程差分時(shí)鐘輸出支持 LVDS、HCSL 和 CML 等多種類型，對(duì)于不同類型的接收器，可以采用直接耦合或交流耦合的端接方式，并且給出了相應(yīng)的端接電路示例。

訂購(gòu)信息與注意事項(xiàng)

訂購(gòu)信息

提供了不同型號(hào)的訂購(gòu)信息，包括封裝描述、載體類型和溫度范圍等。在選擇型號(hào)時(shí)，需要根據(jù) VCO 頻率范圍和預(yù)編程配置代碼等因素進(jìn)行選擇。

注意事項(xiàng)

Renesas 對(duì)提供的技術(shù)規(guī)格、設(shè)計(jì)資源等進(jìn)行了免責(zé)聲明，開(kāi)發(fā)者需要自行負(fù)責(zé)產(chǎn)品選擇、應(yīng)用設(shè)計(jì)和測(cè)試等工作，并且要確保應(yīng)用符合相關(guān)標(biāo)準(zhǔn)和要求。

總的來(lái)說(shuō)，RENESAS 的 RC38208/RC38108 是一款性能卓越、功能豐富的時(shí)鐘發(fā)生器和抖動(dòng)衰減器。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體的應(yīng)用需求，仔細(xì)研究其規(guī)格和功能，合理進(jìn)行引腳配置、電源設(shè)計(jì)、時(shí)鐘信號(hào)處理和通信接口設(shè)計(jì)等工作，以充分發(fā)揮該產(chǎn)品的優(yōu)勢(shì)，實(shí)現(xiàn)高性能的時(shí)鐘解決方案。你在使用類似產(chǎn)品時(shí)遇到過(guò)哪些問(wèn)題呢？或者對(duì)于這款產(chǎn)品的應(yīng)用還有哪些疑問(wèn)？歡迎在評(píng)論區(qū)留言討論。