汽車級(jí)FPD-Link II串行器和解串器芯片組DS90URxxx-Q1技術(shù)解析

作為電子工程師，在設(shè)計(jì)工作中，我們常常會(huì)遇到需要高效傳輸數(shù)據(jù)的場(chǎng)景，尤其是在汽車電子領(lǐng)域。今天就來(lái)和大家深入探討一下德州儀器（TI）的DS90URxxx - Q1芯片組，它是一款專為汽車應(yīng)用設(shè)計(jì)的5MHz至43MHz直流平衡24位FPD - Link II串行器和解串器芯片組，能為我們的設(shè)計(jì)帶來(lái)諸多便利。

文件下載：ds90ur241-q1.pdf

芯片組特性與優(yōu)勢(shì)

功能特性概述

DS90URxxx - Q1芯片組支持18位色深的顯示器，可將24位并行總線轉(zhuǎn)換為帶有嵌入式時(shí)鐘信息的全透明數(shù)據(jù)/控制FPD - Link II LVDS串行流。這種單串行流設(shè)計(jì)消除了并行數(shù)據(jù)和時(shí)鐘路徑之間的偏斜問(wèn)題，簡(jiǎn)化了24位總線在PCB走線和電纜上的傳輸。同時(shí)，它還能縮小數(shù)據(jù)路徑，降低系統(tǒng)成本，減少PCB層數(shù)、電纜寬度以及連接器尺寸和引腳數(shù)量。

關(guān)鍵參數(shù)亮點(diǎn)

• 像素時(shí)鐘范圍：像素時(shí)鐘范圍為5MHz至43MHz，能滿足多種不同的應(yīng)用需求。
• 汽車級(jí)認(rèn)證：該芯片組是汽車級(jí)產(chǎn)品，通過(guò)了AEC - Q100 2級(jí)認(rèn)證，具備高可靠性和穩(wěn)定性，可適應(yīng)汽車環(huán)境的嚴(yán)苛要求。
• 接口壓縮比：擁有24:1的接口壓縮比，有效提高了數(shù)據(jù)傳輸效率，并通過(guò)DC平衡的嵌入式時(shí)鐘支持交流耦合數(shù)據(jù)傳輸，增強(qiáng)信號(hào)傳輸?shù)姆€(wěn)定性。
• 傳輸距離：能夠驅(qū)動(dòng)長(zhǎng)達(dá)10米屏蔽雙絞線電纜，適合長(zhǎng)距離數(shù)據(jù)傳輸。
• ESD防護(hù)：滿足ISO 10605 ESD標(biāo)準(zhǔn)要求，HBM ESD結(jié)構(gòu)大于8kV，具備良好的靜電防護(hù)能力。
• 其他特性支持：還支持熱插拔、EMI降低等功能，解串器無(wú)需參考時(shí)鐘，并且具備內(nèi)置自測(cè)試（BIST )功能，可驗(yàn)證LVDS傳輸路徑。

芯片引腳配置與功能

串行器引腳功能詳解

DS90UR241串行器采用PFB封裝，其引腳功能豐富多樣。LVCMOS并行接口引腳用于數(shù)據(jù)和時(shí)鐘輸入；控制和配置引腳可對(duì)數(shù)據(jù)使能狀態(tài)、預(yù)加重電平、隨機(jī)化控制等進(jìn)行設(shè)置；LVDS串行接口引腳則用于輸出LVDS信號(hào)；還有電源和接地引腳為芯片提供穩(wěn)定的電源供應(yīng)。例如，DEN引腳可控制LVDS驅(qū)動(dòng)器輸出的啟用和禁用狀態(tài)，PRE引腳可通過(guò)連接外部電阻來(lái)設(shè)置預(yù)加重電平，以增強(qiáng)信號(hào)傳輸質(zhì)量。

解串器引腳功能詳解

DS90UR124解串器采用PAG封裝同樣具備多種功能引腳。LVCMOS并行接口引腳用于輸出并行數(shù)據(jù)和時(shí)鐘；控制和配置引腳可對(duì)接收器PLL鎖定狀態(tài)、漸進(jìn)開啟操作模式等進(jìn)行控制；BIST模式引腳用于支持內(nèi)置自測(cè)試功能；電源和接地引腳為芯片提供穩(wěn)定的電源供應(yīng)。例如，LOCK引腳可指示接收器PLL是否鎖定，PTOSEL引腳可選擇漸進(jìn)開啟操作模式以減少EMI干擾。

芯片電氣特性與規(guī)格

絕對(duì)最大額定值

在使用芯片時(shí)，我們需要關(guān)注其絕對(duì)最大額定值，以避免芯片因超出承受范圍而損壞DS90URxxx - Q1芯片組的電源電壓、LVCMOS輸入和輸電壓、LVDS接收器輸入和輸出電壓等都有明確的最大額定值限制。同時(shí)，芯片的結(jié)溫、引腳焊接溫度以及存儲(chǔ)溫度也有相應(yīng)的范圍要求。

ESD 額定值

該芯片組具備良好ESD防護(hù)能力DS90URxxx - Q1在不同封裝下，各引腳的人體模型（HBM）和帶電設(shè)備模型（CDM）的ESD額定值都有明確規(guī)定，能夠有效防止靜電對(duì)芯片造成損害。

推薦工作條件

為了確保芯片正常工作，我們需要在推薦工作條件下使用芯片。其電源電壓范圍為3.0V至3.6V，工作自由空氣溫度范圍為 - 40°C至105°C，時(shí)鐘速率為5MHz至43MHz，電源噪聲應(yīng)控制在±100mVp.p以內(nèi)。

電氣特性參數(shù)

芯片的電氣特性參數(shù)包括LVCMOS直流規(guī)格、LVDS直流規(guī)格、串行器和解串器的電源電流等。這些參數(shù)詳細(xì)描述了芯片在不同條件下的電氣性能，為我們的設(shè)計(jì)提供了重要的參考依據(jù)。例如，LVCMOS輸入的高電平電壓和低電平電壓范圍、LVDS輸出的差分電壓和偏移電壓等參數(shù)，都直接影響著芯片的信號(hào)傳輸質(zhì)量。

開關(guān)特性參數(shù)

串行器和解串器的開關(guān)特性參數(shù)包括LVDS信號(hào)的高低電平轉(zhuǎn)換時(shí)間、數(shù)據(jù)建立和保持時(shí)間、三態(tài)延遲時(shí)間等。這些參數(shù)對(duì)于確保數(shù)據(jù)的準(zhǔn)確傳輸和時(shí)序控制至關(guān)重要。例如，DIN(0:23)相對(duì)于TCLK的建立和保持時(shí)間、DOUT從高電平到三態(tài)的延遲時(shí)間等，都需要我們?cè)谠O(shè)計(jì)中進(jìn)行嚴(yán)格的考慮。

芯片工作模式與操作原理

初始化和鎖定機(jī)制

在數(shù)據(jù)傳輸前，需要對(duì)串行器和解串器進(jìn)行初始化，即同步兩者的PLL。串行器先鎖定輸入時(shí)鐘源，解串器再同步到串行器。解串器能在不依賴特殊訓(xùn)練模式或同步字符的情況下，鎖定到串行數(shù)據(jù)流，并通過(guò)LOCK引腳指示鎖定狀態(tài)，確保數(shù)據(jù)完整性。

數(shù)據(jù)傳輸過(guò)程

串行器鎖定后，數(shù)據(jù)通過(guò)DIN引腳輸入，并由TCLK時(shí)鐘信號(hào)控制。TRFB引腳可選擇TCLK的邊沿來(lái)同步數(shù)據(jù)。串行器輸出的LVDS信號(hào)包含嵌入式時(shí)鐘和控制位，用于數(shù)據(jù)傳輸和驗(yàn)證。解串器接收到LVDS信號(hào)后，將其轉(zhuǎn)換為并行數(shù)據(jù)和時(shí)鐘輸出。

重同步機(jī)制

若解串器失去鎖定，會(huì)自動(dòng)嘗試重新鎖定。系統(tǒng)可通過(guò)監(jiān)測(cè)LOCK引腳狀態(tài)來(lái)判斷數(shù)據(jù)的有效性。

掉電模式

串行器和解串器都支持掉電模式，通過(guò)TPWDNB和RPWDNB引腳控制。在掉電模式下，PLL停止工作，輸出進(jìn)入三態(tài)，以降低功耗。退出掉電模式后，需要重新初始化和鎖定才能進(jìn)行數(shù)據(jù)傳輸。

三態(tài)模式

串行器在DEN或TPWDNB引腳為低電平時(shí)進(jìn)入三態(tài)，解串器在REN或RPWDNB引腳為低電平時(shí)進(jìn)入三態(tài)。三態(tài)模式可有效控制信號(hào)輸出狀態(tài)，避免信號(hào)干擾。

預(yù)加重功能

DS90UR241具備預(yù)加重功能，可通過(guò)連接外部電阻來(lái)設(shè)置預(yù)加重電平，以補(bǔ)償長(zhǎng)距離或有損傳輸介質(zhì)帶來(lái)的信號(hào)衰減，提高信號(hào)傳輸質(zhì)量。

AC耦合和終端匹配

芯片組支持AC耦合互連，通過(guò)在LVDS信號(hào)路徑中插入外部AC耦合電容來(lái)實(shí)現(xiàn)。同時(shí)，需要在串行器輸出和解串器輸入引腳處連接終端電阻，以控制信號(hào)反射和完成電流回路。

信號(hào)質(zhì)量增強(qiáng)

解串器支持SLEW引腳和PTOSEL引腳來(lái)增強(qiáng)信號(hào)質(zhì)量。SLEW引腳可調(diào)節(jié)LVCMOS輸出的驅(qū)動(dòng)強(qiáng)度，PTOSEL引腳可選擇漸進(jìn)開啟操作模式，以減少EMI干擾。

內(nèi)置自測(cè)試功能

芯片組具備@SPEED - BIST測(cè)試功能，可通過(guò)BISTEN和BISTM引腳進(jìn)行配置。在BIST模式下，串行器可傳輸內(nèi)部生成的PRBS數(shù)據(jù)模式，解串器可驗(yàn)證數(shù)據(jù)模式并報(bào)告錯(cuò)誤狀態(tài)。

向后兼容模式

RAOFF引腳可使芯片組與DS90C241和DS90C124設(shè)備實(shí)現(xiàn)向后兼容模式，方便系統(tǒng)升級(jí)和兼容性設(shè)計(jì)。

芯片應(yīng)用與設(shè)計(jì)要點(diǎn)

應(yīng)用場(chǎng)景分析

DS90URxxx - Q1芯片組適用于汽車中央信息顯示器、汽車儀表盤顯示器、汽車平視顯示器以及基于遠(yuǎn)程攝像頭的駕駛員輔助系統(tǒng)等多種汽車應(yīng)用場(chǎng)景，能夠滿足這些場(chǎng)景對(duì)數(shù)據(jù)傳輸?shù)母咝院涂煽啃砸蟆?/p>

典型應(yīng)用連接示例

在典型應(yīng)用中，串行器和解串器的連接需要遵循一定的設(shè)計(jì)要求。例如，LVDS輸出和輸入需要使用100Ω終端電阻和100nF耦合電容，電源引腳附近需要放置旁路電容以提供穩(wěn)定的電源供應(yīng)。同時(shí)，需要合理設(shè)置控制引腳，如TPWDNB、TRFB、RAOFF等，以確保芯片正常工作。

電源供應(yīng)建議

芯片設(shè)計(jì)為使用3.3V輸入核心電壓供應(yīng)，部分芯片為不同電路部分提供了單獨(dú)的電源和接地引腳，以隔離開關(guān)噪聲影響。在設(shè)計(jì)中，可通過(guò)在PCB上設(shè)置單獨(dú)的電源平面和使用外部濾波器來(lái)為敏感電路（如PLL）提供干凈的電源。

布局設(shè)計(jì)要點(diǎn)

PCB布局和電源系統(tǒng)設(shè)計(jì)對(duì)于芯片性能至關(guān)重要。應(yīng)采用低噪聲的電源饋電方式，分離高頻或高電平輸入輸出，以減少干擾。使用薄介質(zhì)層的電源/接地夾層可提高電源系統(tǒng)性能，同時(shí)合理選擇和放置外部旁路電容也能有效降低噪聲。此外，LVDS互連需要使用100Ω耦合差分對(duì)，并遵循一定的間距規(guī)則，以確保信號(hào)傳輸質(zhì)量。

總結(jié)

DS90URxxx - Q1芯片組憑借其豐富的特性、良好的電氣性能和多樣的應(yīng)用場(chǎng)景，為汽車電子領(lǐng)域的數(shù)據(jù)傳輸提供了可靠的解決方案。作為電子工程師，在使用該芯片組進(jìn)行設(shè)計(jì)時(shí)，我們需要深入了解其引腳配置、電氣特性、工作模式和應(yīng)用要點(diǎn)，以確保設(shè)計(jì)的穩(wěn)定性和可靠性。希望通過(guò)本文的介紹，能幫助大家更好地掌握DS90URxxx - Q1芯片組的相關(guān)知識(shí)，在實(shí)際設(shè)計(jì)中發(fā)揮其最大優(yōu)勢(shì)。你在使用類似芯片組的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)留言分享。