DP83848x以太網(wǎng)收發(fā)器:特性、設計與應用全解析
在嵌入式系統(tǒng)的以太網(wǎng)連接領域,DP83848x系列單端口10/100 MB/s以太網(wǎng)收發(fā)器憑借其卓越的性能和豐富的特性,成為了眾多工程師的首選。今天,我們就來深入探討一下這款收發(fā)器的詳細信息,包括其特性、應用、設計要點等方面。
文件下載:dp83848h.pdf
一、DP83848x概述
DP83848x系列包括DP83848H、DP83848J、DP83848K、DP83848M和DP83848T等型號,適用于對空間要求敏感的嵌入式系統(tǒng)應用。它采用低功耗3.3 - V、0.18 - μm CMOS技術,具備多種先進特性,能夠滿足不同場景下的以太網(wǎng)通信需求。
1.1 特性亮點
- 低功耗與高性能:采用3.3 - V、0.18 - μm CMOS技術,在保證高性能的同時,有效降低了功耗。
- 自動MDIX功能:支持10/100 Mb/s的自動MDIX,消除了布線的復雜性。
- 豐富的接口支持:提供3.3 - V MAC接口,支持RMII Rev. 1.2接口(可配置)和MII接口,以及MII串行管理接口(MDC和MDIO)。
- IEEE標準兼容:符合IEEE 802.3標準,支持自動協(xié)商和并行檢測,具備10BASE - T和100BASE - TX收發(fā)器及濾波器。
- ESD保護:具備大于4 kV人體模型的ESD保護,確保了設備的高可靠性和穩(wěn)健運行。
- 可配置LED:DP83848J/K型號支持可配置的LED,用于指示鏈路和活動狀態(tài)。
- 時鐘輸出:DP83848H/M/T型號提供25 - MHz時鐘輸出。
1.2 應用場景
DP83848x適用于多種應用場景,包括但不限于:
二、型號對比與引腳配置
2.1 型號對比
| 不同型號的DP83848x在溫度范圍上有所差異: | 設備 | 溫度范圍(℃) | 溫度等級 |
|---|---|---|---|
| DP83848J/M | 0 - 70 | 商業(yè)級 | |
| DP83848K/T | - 40 - 85 | 工業(yè)級 | |
| DP83848H | - 40 - 125 | 極端級 |
2.2 引腳配置
DP83848x的引腳分為多個接口類別,包括串行管理接口、MAC數(shù)據(jù)接口、時鐘接口、LED接口、復位、 strap選項、10/100 Mb/s PMD接口、特殊連接和電源供應引腳等。在設計時,需要根據(jù)具體需求正確配置這些引腳。
例如,對于串行管理接口,MDC為管理數(shù)據(jù)時鐘,最大時鐘速率為25 MHz;MDIO為雙向管理指令/數(shù)據(jù)信號,需要一個1.5 - kΩ的上拉電阻。
三、詳細功能描述
3.1 自動協(xié)商功能
自動協(xié)商功能允許設備在鏈路兩端交換配置信息,并自動選擇最高性能的操作模式。DP83848x支持四種不同的以太網(wǎng)協(xié)議(10 Mb/s半雙工、10 Mb/s全雙工、100 Mb/s半雙工和100 Mb/s全雙工),通過快速鏈路脈沖(FLP)突發(fā)信號進行通信。該功能可以通過內(nèi)部寄存器訪問或AN0和AN1引腳進行控制。
3.2 自動MDIX功能
自動MDIX功能利用自動協(xié)商來確定數(shù)據(jù)傳輸和接收的正確配置,并選擇合適的MDI對進行MDI/MDIX操作。默認情況下該功能是啟用的,可以通過strap或PHYCR(0x19h)寄存器進行配置。
3.3 LED接口
DP83848J/K型號支持可配置的LED引腳,用于指示鏈路和速度。LED_LINK引腳在模式1下指示鏈路狀態(tài),在模式2下還可以指示收發(fā)活動;LED_SPEED引腳則指示端口的數(shù)據(jù)速率。
3.4 內(nèi)部回環(huán)和BIST功能
DP83848x具備內(nèi)部回環(huán)測試模式,通過設置基本模式控制寄存器(BMCR)的第14位可以啟用該模式。此外,它還集成了內(nèi)置自測試(BIST)電路,用于測試收發(fā)數(shù)據(jù)路徑的完整性。
四、設計與布局要點
4.1 設計要求
在使用DP83848x進行以太網(wǎng)應用設計時,需要滿足以下要求:
- 電源:輸入電壓為3.3 V,輸出電壓為VCC - 0.5 V。
- 時鐘:MII模式下時鐘輸入為25 MHz,RMII模式下為50 MHz。
4.2 布局指南
- 信號布線:避免在磁體下方布線,減少噪聲串擾;保持信號跡線盡可能短,理想情況下不超過6英寸,并進行跡線長度匹配。
- 阻抗控制:MDI信號跡線應具有接地50 Ω或差分100 - Ω的受控阻抗。
- PCB層堆疊:建議使用至少4層的PCB,以滿足信號完整性和性能要求。
4.3 電源供應
設備的VDD供應引腳應使用低阻抗0.1 - μF的表面貼裝電容進行旁路,電容應盡可能靠近組件的VDD供應引腳。同時,建議PCB至少有一個實心接地平面和一個實心VDD平面,以提供低阻抗的電源和返回路徑。
五、應用支持與文檔資源
5.1 相關文檔
TI提供了豐富的相關文檔,如AN - 1405 DP83848單10/100 Mb/s以太網(wǎng)收發(fā)器減少媒體獨立接口(RMII)模式應用報告、AN - 1540以太網(wǎng)物理層產(chǎn)品的功率測量等,這些文檔可以幫助工程師更好地理解和使用DP83848x。
5.2 相關鏈接
TI官網(wǎng)提供了快速訪問鏈接,包括技術文檔、支持和社區(qū)資源、工具和軟件等,方便工程師獲取所需信息。
DP83848x以太網(wǎng)收發(fā)器以其出色的性能、豐富的特性和全面的支持文檔,為工程師在嵌入式系統(tǒng)的以太網(wǎng)設計中提供了強大的助力。在實際應用中,我們需要根據(jù)具體需求合理選擇型號,并遵循設計和布局要點,以確保系統(tǒng)的穩(wěn)定性和可靠性。希望本文能對大家在DP83848x的設計和應用中有所幫助。如果你在使用過程中遇到任何問題,歡迎在評論區(qū)留言交流。
-
嵌入式系統(tǒng)
+關注
關注
41文章
3746瀏覽量
133613 -
以太網(wǎng)收發(fā)器
+關注
關注
1文章
33瀏覽量
10556
發(fā)布評論請先 登錄
DP83848-HT:高性能以太網(wǎng)PHY的技術剖析與設計指南
DP83847 DsPHYTER II:單10/100以太網(wǎng)收發(fā)器的全面解析
DP83848C/I/VYB/YB:高性能 10/100 Mb/s 以太網(wǎng)物理層收發(fā)器深度解析
DP83848C/I/VYB/YB:高性能10/100 Mb/s以太網(wǎng)物理層收發(fā)器深度解析
DP83848x:高性能單端口以太網(wǎng)收發(fā)器的設計與應用
深入剖析DP83848x:高性能10/100 MB/s以太網(wǎng)收發(fā)器的卓越之選
DP83848x以太網(wǎng)收發(fā)器:小身材大能量
DP83848x系列以太網(wǎng)收發(fā)器:技術解析與設計指南
DP83848C/I/VYB/YB:高性能10/100 Mb/s以太網(wǎng)物理層收發(fā)器的深度解析
DP83848Q-Q1:高性能10/100-Mbps以太網(wǎng)物理層收發(fā)器解析
DP83848-EP:高性能10/100 Mbps以太網(wǎng)PHY的全面解析
DP83848-HT:適用于嚴苛環(huán)境的以太網(wǎng)物理層收發(fā)器
DP83867系列以太網(wǎng)物理層收發(fā)器:特性、應用與設計要點
汽車以太網(wǎng)物理層收發(fā)器DP83TC811R-Q1:特性、應用與設計指南
Texas Instruments DP83848x 10/100Mb/s以太網(wǎng)PHY數(shù)據(jù)手冊
DP83848x以太網(wǎng)收發(fā)器:特性、設計與應用全解析
評論