深入剖析DS90LV011AH：高性能LVDS差分驅(qū)動(dòng)器的設(shè)計(jì)與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，高速、低功耗的數(shù)據(jù)傳輸需求日益增長(zhǎng)。LVDS（低電壓差分信號(hào)）技術(shù)因其出色的性能，在眾多應(yīng)用場(chǎng)景中得到廣泛應(yīng)用。今天，我們就來(lái)深入探討德州儀器（TI）的DS90LV011AH，一款高性能的LVDS差分驅(qū)動(dòng)器。

文件下載：ds90lv011ah.pdf

一、DS90LV011AH概述

DS90LV011AH是一款專為高速數(shù)據(jù)速率和低功耗應(yīng)用而優(yōu)化的單通道LVDS線驅(qū)動(dòng)器。它采用平衡電流源設(shè)計(jì)，工作在標(biāo)稱3.3V的單電源下，輸入為L(zhǎng)VCMOS/LVTTL信號(hào)，輸出為符合LVDS標(biāo)準(zhǔn)（TIA/EIA - 644）的差分信號(hào)。該驅(qū)動(dòng)器的輸出信號(hào)電平標(biāo)稱值為350mV，共模電壓為1.2V，這種低差分輸出電壓有效降低了電磁干擾（EMI），同時(shí)差分輸出特性使其對(duì)共模耦合信號(hào)具有較強(qiáng)的抗干擾能力。

1.1 主要特性

• 寬溫度范圍：工作溫度范圍為 - 40°C至125°C，適用于各種惡劣環(huán)境。
• 高速切換：支持超過(guò)400Mbps（200MHz）的切換速率，滿足高速數(shù)據(jù)傳輸需求。
• 低差分偏斜：最大差分偏斜為700ps（典型值100ps），確保信號(hào)的準(zhǔn)確性。
• 低傳播延遲：最大傳播延遲為1.5ns，保證信號(hào)的快速傳輸。
• 單電源供電：采用單一3.3V電源供電，簡(jiǎn)化了電源設(shè)計(jì)。
• 低功耗：典型功耗僅為23mW（3.3V時(shí)），符合低功耗設(shè)計(jì)趨勢(shì)。
• 小封裝：采用5引腳SOT - 23封裝，節(jié)省電路板空間。

1.2 應(yīng)用領(lǐng)域

DS90LV011AH的應(yīng)用非常廣泛，涵蓋了板對(duì)板通信、測(cè)試測(cè)量、電機(jī)驅(qū)動(dòng)、LED視頻墻、無(wú)線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施、多功能打印機(jī)、NIC卡、機(jī)架服務(wù)器、超聲掃描儀等眾多領(lǐng)域。

二、詳細(xì)規(guī)格分析

2.1 絕對(duì)最大額定值

了解器件的絕對(duì)最大額定值對(duì)于正確使用和保護(hù)器件至關(guān)重要。DS90LV011AH的絕對(duì)最大額定值包括電源電壓、輸入電壓、輸出電壓、輸出短路電流、最大封裝功耗、焊接溫度、最大結(jié)溫以及存儲(chǔ)溫度等參數(shù)。例如，電源電壓范圍為 - 0.3V至4V，LVCMOS輸入電壓范圍為 - 0.3V至3.6V等。在設(shè)計(jì)過(guò)程中，必須確保器件的工作條件不超過(guò)這些額定值，否則可能會(huì)導(dǎo)致器件永久性損壞。

2.2 ESD（靜電放電）額定值

ESD是電子器件面臨的一個(gè)重要問(wèn)題，可能會(huì)導(dǎo)致器件性能下降甚至失效。DS90LV011AH具有較高的ESD額定值，如人體模型（HBM）為9000V，帶電設(shè)備模型（CDM）為2000V等。這表明該器件在一定程度上能夠抵抗靜電放電的影響，但在實(shí)際使用中，仍需采取適當(dāng)?shù)姆漓o電措施，如使用防靜電包裝、接地等。

2.3 推薦工作條件

為了確保DS90LV011AH能夠穩(wěn)定、可靠地工作，推薦的工作條件為電源電壓3V至3.6V，結(jié)溫 - 40°C至 + 125°C。在這些條件下，器件能夠達(dá)到最佳的性能表現(xiàn)。

2.4 熱信息

熱性能是影響器件可靠性和性能的重要因素。DS90LV011AH提供了詳細(xì)的熱信息，包括結(jié)到環(huán)境的熱阻、結(jié)到外殼（頂部）的熱阻、結(jié)到電路板的熱阻等參數(shù)。通過(guò)合理的散熱設(shè)計(jì)，可以有效降低器件的溫度，提高其可靠性。

2.5 電氣特性和開(kāi)關(guān)特性

電氣特性和開(kāi)關(guān)特性描述了器件在不同工作條件下的電氣性能。例如，輸出差分電壓范圍為250mV至450mV，輸入高電壓為2V至VDD，輸入低電壓為0V至0.8V等。開(kāi)關(guān)特性包括差分傳播延遲、轉(zhuǎn)換時(shí)間、最大工作頻率等參數(shù)。這些特性對(duì)于設(shè)計(jì)高速、低功耗的電路非常重要。

三、設(shè)計(jì)與應(yīng)用要點(diǎn)

3.1 電源設(shè)計(jì)

DS90LV011AH采用單電源供電，電源電壓范圍為3.0V至3.6V。在設(shè)計(jì)電源時(shí)，需要考慮電源的穩(wěn)定性和紋波。為了減少電源噪聲對(duì)器件性能的影響，建議使用旁路電容。旁路電容可以在電源和地之間形成低阻抗路徑，吸收高頻噪聲。通常，在電路板級(jí)使用大電容（10μF至1000μF）可以在kHz范圍內(nèi)起到較好的濾波作用，而在芯片附近使用小電容（nF至μF范圍）可以覆蓋更高的頻率。

3.2 布局設(shè)計(jì)

布局設(shè)計(jì)對(duì)于LVDS信號(hào)的傳輸至關(guān)重要。以下是一些布局設(shè)計(jì)的要點(diǎn)：

• 微帶線與帶狀線選擇：TI推薦在可能的情況下，將LVDS信號(hào)路由在微帶傳輸線上。微帶線是位于PCB頂層或底層的信號(hào)走線，與參考平面之間通過(guò)介質(zhì)層隔開(kāi)。帶狀線是位于內(nèi)層的信號(hào)走線，上下各有一個(gè)接地平面。雖然帶狀線對(duì)輻射和干擾有較好的屏蔽作用，但高速傳輸時(shí)會(huì)增加額外的電容。微帶線則可以根據(jù)整體噪聲預(yù)算和反射允許范圍來(lái)指定必要的阻抗公差。
• 介質(zhì)類型和電路板結(jié)構(gòu)：信號(hào)在電路板上的傳輸速度決定了介質(zhì)的選擇。對(duì)于LVCMOS/LVTTL信號(hào)的上升或下降時(shí)間小于500ps的情況，建議使用介電常數(shù)接近3.4的材料，如Rogers? 4350或Nelco N4000 - 13。此外，電路板的銅重量、鍍層厚度、焊錫掩膜等參數(shù)也會(huì)影響性能。
• 層疊布局：為了減少LVCMOS/LVTTL和LVDS之間的串?dāng)_，建議使用至少兩個(gè)獨(dú)立的信號(hào)層。常見(jiàn)的層疊配置包括四層板和六層板。六層板可以將每個(gè)信號(hào)層與電源層通過(guò)至少一個(gè)接地層隔離開(kāi)來(lái)，提高信號(hào)完整性，但制造成本較高。
• 走線間距：差分對(duì)的走線應(yīng)緊密耦合，以實(shí)現(xiàn)電磁場(chǎng)的抵消，減少噪聲。同時(shí)，差分對(duì)的電氣長(zhǎng)度應(yīng)保持一致，以確保信號(hào)平衡，減少偏斜和反射問(wèn)題。對(duì)于相鄰的單端走線，建議使用3 - W規(guī)則，即走線間距應(yīng)大于單根走線寬度的兩倍，或從走線中心到中心測(cè)量為三倍寬度。
• 串?dāng)_和地彈最小化：為了減少串?dāng)_，應(yīng)提供盡可能靠近信號(hào)源的高頻電流返回路徑，通常通過(guò)接地平面實(shí)現(xiàn)。保持走線短且接地平面連續(xù)可以減少電磁輻射和串?dāng)_。同時(shí)，應(yīng)避免接地平面的不連續(xù)性，以降低返回路徑的電感。
• 去耦設(shè)計(jì)：每個(gè)高速器件的電源和接地引腳應(yīng)通過(guò)低電感路徑連接到PCB。建議在引腳附近使用過(guò)孔連接到電源或接地平面，以減少走線電感。旁路電容應(yīng)靠近VDD引腳放置，選擇小尺寸的電容（如0402或0201）可以減少電容的體電感。為了擴(kuò)展工作頻率范圍，可以使用不同電容值的陣列并聯(lián)。

3.3 終端電阻設(shè)計(jì)

LVDS通信通道采用電流源驅(qū)動(dòng)傳輸線，并通過(guò)終端電阻將傳輸?shù)碾娏鬓D(zhuǎn)換為接收器輸入端的電壓。為了確保通道在最高信號(hào)速率下正常工作，終端電阻應(yīng)與傳輸線的特性阻抗匹配。通常，終端電阻應(yīng)在標(biāo)稱介質(zhì)特性阻抗的±10%范圍內(nèi)。例如，如果傳輸線的目標(biāo)阻抗為100Ω，終端電阻應(yīng)在90Ω至110Ω之間。終端電阻應(yīng)盡可能靠近接收器放置，以減少電阻到接收器的短截線長(zhǎng)度。

四、典型應(yīng)用案例

DS90LV011AH常用于點(diǎn)對(duì)點(diǎn)通信配置，如板對(duì)板通信。在這種配置中，DS90LV011AH通過(guò)平衡介質(zhì)（如標(biāo)準(zhǔn)雙絞線電纜、平行對(duì)電纜或PCB走線）連接到LVDS接收器。以下是一個(gè)典型應(yīng)用的設(shè)計(jì)參數(shù)和詳細(xì)設(shè)計(jì)步驟：

4.1 設(shè)計(jì)參數(shù)

4.2 詳細(xì)設(shè)計(jì)步驟

• 驅(qū)動(dòng)器電源電壓：DS90LV011AH可在3.0V至3.6V的電源電壓下工作。驅(qū)動(dòng)器輸出電壓取決于所選的電源電壓。對(duì)于3.3V電源，最小輸出電壓應(yīng)在LVDS規(guī)定的范圍內(nèi)（247mV至450mV）。如果電源范圍在3.0V至3.6V之間，最小輸出電壓可能低至150mV。在設(shè)計(jì)通信鏈路時(shí)，需要仔細(xì)考慮通道的噪聲容限，以確保無(wú)錯(cuò)誤操作。
• 驅(qū)動(dòng)器旁路電容：旁路電容的選擇可以根據(jù)Johnson方程計(jì)算。在這個(gè)例子中，假設(shè)最大允許的電源噪聲為200mV，保守的上升時(shí)間為200ps，最壞情況下的電源電流變化為1A。根據(jù)公式計(jì)算得到所需的旁路電容值為0.001μF。TI建議在電路板級(jí)使用大電容（>10μF）和在芯片附近使用小電容（0.001μF），以覆蓋不同的頻率范圍。
• 驅(qū)動(dòng)器輸入電壓：DS90LV011AH的輸入設(shè)計(jì)支持寬電壓范圍。當(dāng)電源電壓為3.6V時(shí)，輸入信號(hào)可以高達(dá)3.6V。
• 驅(qū)動(dòng)器輸出電壓：驅(qū)動(dòng)器輸出的共模電壓為1.2V，標(biāo)稱差分輸出信號(hào)為350mV。LVDS接收器的閾值為±100mV。在較低電源電壓下工作時(shí)，驅(qū)動(dòng)器的噪聲容限會(huì)降低。因此，在設(shè)計(jì)時(shí)需要根據(jù)實(shí)際情況選擇合適的電源電壓。
• 互連介質(zhì)：通信通道的互連介質(zhì)可以是任何符合LVDS標(biāo)準(zhǔn)的平衡配對(duì)金屬導(dǎo)體，如雙絞線、同軸電纜、扁平帶狀電纜或PCB走線?；ミB介質(zhì)的標(biāo)稱特性阻抗應(yīng)在100Ω至120Ω之間，變化不超過(guò)10%（90Ω至132Ω）。
• PCB傳輸線：在PCB設(shè)計(jì)中，常用的傳輸線結(jié)構(gòu)包括微帶線和帶狀線。微帶線是位于頂層或底層的信號(hào)走線，帶狀線是位于內(nèi)層的信號(hào)走線。當(dāng)兩個(gè)信號(hào)走線靠近時(shí)，會(huì)形成耦合傳輸線，稱為差分對(duì)。差分對(duì)的特性阻抗由走線尺寸、介質(zhì)材料特性和走線間距決定。為了保持差分阻抗的一致性，需要確保走線寬度和間距均勻，并保持兩條走線的對(duì)稱性。

五、總結(jié)

DS90LV011AH作為一款高性能的LVDS差分驅(qū)動(dòng)器，具有高速、低功耗、低EMI等優(yōu)點(diǎn)，適用于各種高速數(shù)據(jù)傳輸應(yīng)用。在設(shè)計(jì)過(guò)程中，需要仔細(xì)考慮電源設(shè)計(jì)、布局設(shè)計(jì)、終端電阻設(shè)計(jì)等因素，以確保器件的性能和可靠性。通過(guò)合理的設(shè)計(jì)和優(yōu)化，可以充分發(fā)揮DS90LV011AH的優(yōu)勢(shì)，滿足不同應(yīng)用場(chǎng)景的需求。

希望本文對(duì)各位電子工程師在使用DS90LV011AH進(jìn)行設(shè)計(jì)時(shí)有所幫助。如果你在設(shè)計(jì)過(guò)程中遇到任何問(wèn)題，歡迎在評(píng)論區(qū)留言討論！