深入剖析DS92LV16：16位總線LVDS串行器/解串器的卓越性能與應(yīng)用

在當(dāng)今高速數(shù)據(jù)傳輸?shù)臅r代，串行器/解串器（SERDES）在數(shù)據(jù)處理和傳輸中扮演著至關(guān)重要的角色。德州儀器（TI）的DS92LV16就是一款性能出色的16位總線LVDS串行器/解串器，它能在25 - 80 MHz的頻率范圍內(nèi)實現(xiàn)高效的數(shù)據(jù)傳輸。下面，我們就來深入了解一下這款器件。

文件下載：ds92lv16.pdf

一、DS92LV16的特性亮點

1. 高速數(shù)據(jù)處理能力

DS92LV16具備25 - 80 MHz的工作頻率，能實現(xiàn)16:1/1:16的串行化/解串行化轉(zhuǎn)換，全雙工吞吐量高達2.56Gbps。這使得它能夠快速處理大量數(shù)據(jù)，滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/p>

2. 獨立操作與保護機制

它的發(fā)射機和接收機可以獨立運行，擁有獨立的時鐘、使能和掉電引腳。同時，具備熱插拔保護功能，在上電時呈現(xiàn)高阻抗?fàn)顟B(tài)，還能實現(xiàn)同步，接收機可鎖定隨機數(shù)據(jù)。

3. 寬時鐘頻率容差

該器件具有±5%的寬參考時鐘頻率容差，這使得在使用本地生成的時鐘進行系統(tǒng)設(shè)計時更加容易，降低了設(shè)計的復(fù)雜性。

4. 低EMI與內(nèi)部PLL

采用BLVDS串行傳輸技術(shù)，能在背板和電纜上實現(xiàn)穩(wěn)健的傳輸，同時降低電磁干擾（EMI）。并且，內(nèi)部集成了PLL，無需外部PLL組件，簡化了電路設(shè)計。

5. 低功耗與高ESD保護

僅需單一的+3.3V電源供電，功耗較低。在80MHz時，發(fā)射機典型電流為104mA，接收機典型電流為119mA。此外，還具有>2.5kV的人體模型（HBM）靜電放電（ESD）保護能力，提高了器件的可靠性。

二、DS92LV16的工作原理

1. 數(shù)據(jù)轉(zhuǎn)換

DS92LV16能將16位的LVCMOS或LVTTL并行數(shù)據(jù)總線透明地轉(zhuǎn)換為包含嵌入式時鐘信息的BLVDS串行數(shù)據(jù)流。解串器則從串行數(shù)據(jù)流中恢復(fù)時鐘和數(shù)據(jù)，并將其轉(zhuǎn)換為16位的并行數(shù)據(jù)輸出。

2. 工作狀態(tài)

該器件的串行器和解串器各有三種工作狀態(tài)，分別是初始化、數(shù)據(jù)傳輸和重新同步狀態(tài)，此外還有兩種被動狀態(tài)：掉電和三態(tài)。

初始化

在發(fā)送或接收數(shù)據(jù)之前，DS92LV16需要初始化與另一個DS92LV16之間的鏈路。具體步驟是先將串行器和解串器的PLL與本地時鐘同步，本地時鐘可以來自同一源或不同源，但頻率需相同或在指定范圍內(nèi)。當(dāng)VCC達到2.2V時，各器件的PLL開始鎖定本地時鐘。串行器鎖定TCLK后即可發(fā)送數(shù)據(jù)或同步模式，解串器鎖定REFCLK后，在檢測到輸入數(shù)據(jù)或同步模式時，LOCK輸出變低，輸出有效數(shù)據(jù)。

數(shù)據(jù)傳輸

初始化完成后，串行器將數(shù)據(jù)從DIN0 - DIN15并行輸入接收，TCLK信號在上升沿鎖存數(shù)據(jù)。串行數(shù)據(jù)包括起始位和停止位，以18倍TCLK頻率傳輸。解串器同步到輸入后，LOCK引腳變低，ROUT[0:15]輸出有效數(shù)據(jù)。

重新同步

當(dāng)解串器失去鎖定時，會自動嘗試重新同步。例如，若連續(xù)兩次未檢測到嵌入式時鐘邊緣，PLL會失去鎖定，LOCK引腳變高。解串器會嘗試鎖定隨機數(shù)據(jù)流，尋找嵌入式時鐘邊緣并完成同步過程。用戶可以選擇通過隨機數(shù)據(jù)流重新同步，也可以通過脈沖串行器的SYNC引腳強制快速同步。

掉電

掉電狀態(tài)是一種低功耗睡眠模式，串行器和解串器在等待初始化時可進入此狀態(tài)。通過TPWDN和RPWDN引腳可控制進入掉電狀態(tài)，此時PLL停止工作，輸出進入三態(tài)，降低了電源電流。

三態(tài)

當(dāng)系統(tǒng)驅(qū)動REN引腳為低電平時，解串器輸出進入三態(tài)；驅(qū)動DEN引腳為低電平時，串行器輸出進入三態(tài)。當(dāng)相應(yīng)引腳恢復(fù)高電平時，器件會恢復(fù)到之前的狀態(tài)。

三、電氣特性與性能指標(biāo)

1. 絕對最大額定值

DS92LV16在不同參數(shù)下有明確的絕對最大額定值，如電源電壓（Vcc）為 -0.3V至 +4V，各輸入輸出電壓也有相應(yīng)的范圍限制。同時，對結(jié)溫、存儲溫度、引腳焊接溫度等也有規(guī)定，以確保器件的安全使用。

2. 推薦工作條件

推薦的電源電壓（Vcc）為3.15 - 3.45V，工作溫度范圍為 -40℃至 +85℃，時鐘頻率為25 - 80 MHz。在這些條件下，器件能穩(wěn)定工作，發(fā)揮最佳性能。

3. 電氣特性參數(shù)

文檔中詳細列出了LVCMOS/LVTTL和Bus LVDS的直流特性參數(shù)，如輸入輸出電壓、輸入電流、輸出短路電流等。這些參數(shù)對于電路設(shè)計和性能評估至關(guān)重要。

4. 時序和開關(guān)特性

串行器和解串器的時序和開關(guān)特性也有明確規(guī)定，包括時鐘周期、時鐘高低時間、數(shù)據(jù)建立和保持時間、狀態(tài)轉(zhuǎn)換延遲等。這些特性影響著數(shù)據(jù)傳輸?shù)臏蚀_性和穩(wěn)定性。

四、應(yīng)用信息與注意事項

1. 應(yīng)用場景

DS92LV16可將16位并行TTL數(shù)據(jù)通過串行Bus LVDS鏈路以高達1.28 Gbps的速率傳輸，適用于需要高速數(shù)據(jù)傳輸?shù)膱鼍?，?a href="http://m.makelele.cn/v/tag/204/" target="_blank">工業(yè)控制、通信設(shè)備等。

2. 電源考慮

由于串行器和解串器采用全CMOS設(shè)計，本身具有低功耗特性。LVDS輸出的恒流源特性也有助于降低速度與ICC曲線的斜率。在為解串器供電時，REFCLK輸入必須在解串器上電前運行，解串器輸出在檢測到輸入數(shù)據(jù)并鎖定之前將保持三態(tài)。

3. 噪聲容限

解串器的噪聲容限是指其能夠容忍的輸入抖動（相位噪聲）量，各種環(huán)境和系統(tǒng)因素都會影響噪聲容限。當(dāng)串行器在數(shù)據(jù)傳輸過程中失去鎖定時，可能會導(dǎo)致最多5個周期的數(shù)據(jù)無效，解串器重新鎖定后，應(yīng)重新發(fā)送之前的數(shù)據(jù)。

4. 輸入故障保護

當(dāng)解串器與串行器斷開連接時，故障保護電路可防止將一定量的噪聲誤判為數(shù)據(jù)或時鐘，此時輸出將進入三態(tài)，解串器失去鎖定。

5. 熱插拔操作

在進行熱插拔操作時，應(yīng)遵循一定的順序。插入時，先連接接地引腳，再連接VCC引腳，最后連接I/O引腳；移除時，順序相反。

6. PCB布局和電源系統(tǒng)

PCB布局和電源系統(tǒng)設(shè)計對于DS92LV16的性能至關(guān)重要。應(yīng)采用低噪聲電源為器件供電，將高頻或高電平的輸入輸出分開，以減少噪聲干擾。使用薄介質(zhì)層的電源/接地夾層可提高電源系統(tǒng)性能，同時應(yīng)合理選擇和布置外部旁路電容。

五、引腳說明與封裝信息

1. 引腳功能

文檔詳細介紹了DS92LV16的各個引腳功能，包括控制引腳（如TPWDN、RPWDN、DEN、SYNC等）、時鐘引腳（如TCLK、REFCLK等）、數(shù)據(jù)輸入輸出引腳（如DIN(0:15)、ROUT(0:15)等）以及電源和接地引腳。

2. 封裝選項

DS92LV16提供多種封裝選項，如LQFP(PN)封裝，不同封裝的引腳數(shù)量、包裝數(shù)量、載體類型等有所不同。同時，還給出了封裝的詳細尺寸信息，包括磁帶和卷軸、托盤的尺寸以及封裝外形圖等，方便工程師進行設(shè)計和布局。

六、總結(jié)

DS92LV16是一款功能強大、性能卓越的16位總線LVDS串行器/解串器。它具有高速數(shù)據(jù)處理能力、獨立操作、低功耗、高ESD保護等優(yōu)點，適用于多種高速數(shù)據(jù)傳輸應(yīng)用場景。在設(shè)計過程中，工程師需要充分考慮其電氣特性、時序要求、電源系統(tǒng)和PCB布局等因素，以確保器件的穩(wěn)定運行和最佳性能。希望本文能為電子工程師在使用DS92LV16進行設(shè)計時提供有價值的參考。大家在實際應(yīng)用中遇到過哪些關(guān)于DS92LV16的問題呢？歡迎在評論區(qū)分享交流。