SNx5LVDSxx高速差分線路驅(qū)動(dòng)器：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在高速數(shù)據(jù)傳輸領(lǐng)域，低電壓差分信號(hào)（LVDS）技術(shù)憑借其低功耗、高速度和抗干擾能力強(qiáng)等優(yōu)勢(shì)，得到了廣泛應(yīng)用。德州儀器（TI）的SN55LVDS31、SN65LVDS31、SN65LVDS3487和SN65LVDS9638系列LVDS差分線路驅(qū)動(dòng)器，正是滿足這些需求的優(yōu)秀產(chǎn)品。本文將深入介紹這些器件的特性、應(yīng)用場(chǎng)景以及設(shè)計(jì)過程中的關(guān)鍵要點(diǎn)。

文件下載：sn65lvds31.pdf

一、產(chǎn)品特性

1. 電氣特性優(yōu)越

這些器件完全符合或超越ANSI TIA/EIA - 644標(biāo)準(zhǔn)，典型輸出電壓為350 mV（負(fù)載為100 Ω），輸出電壓上升和下降時(shí)間僅為500 ps（400 Mbps），典型傳播延遲時(shí)間為1.7 ns，能夠?qū)崿F(xiàn)高速、穩(wěn)定的數(shù)據(jù)傳輸。

2. 低功耗設(shè)計(jì)

器件采用單3.3 V電源供電，在200 MHz時(shí)每個(gè)驅(qū)動(dòng)器的典型功耗僅為25 mW，有效降低了系統(tǒng)的功耗。

3. 高可靠性

當(dāng)驅(qū)動(dòng)器禁用或(V_{CC}=0)時(shí)，輸出處于高阻抗?fàn)顟B(tài)，同時(shí)具備總線終端ESD保護(hù)，超過8 kV，提高了器件的可靠性和抗干擾能力。

4. 兼容性良好

輸入采用低電壓TTL（LVTTL）邏輯電平，引腳與AM26LS31、MC3487和μA9638兼容，方便工程師進(jìn)行設(shè)計(jì)和替換。

5. 冗余設(shè)計(jì)支持

具備冷備用功能，適用于對(duì)空間和可靠性要求較高、需要冗余設(shè)計(jì)的應(yīng)用場(chǎng)景。

二、應(yīng)用場(chǎng)景

1. 無線基礎(chǔ)設(shè)施

在無線通信基站、無線接入點(diǎn)等設(shè)備中，需要高速、可靠的數(shù)據(jù)傳輸來保證信號(hào)的穩(wěn)定和準(zhǔn)確。SNx5LVDSxx系列驅(qū)動(dòng)器能夠滿足這些要求，確保數(shù)據(jù)在不同模塊之間的高效傳輸。

2. 電信基礎(chǔ)設(shè)施

在電信網(wǎng)絡(luò)的交換機(jī)、路由器等設(shè)備中，高速數(shù)據(jù)傳輸是關(guān)鍵。這些驅(qū)動(dòng)器可以用于連接不同的板卡和模塊，實(shí)現(xiàn)數(shù)據(jù)的快速交換和處理。

3. 打印機(jī)

打印機(jī)在打印過程中需要高速傳輸圖像和文本數(shù)據(jù)，SNx5LVDSxx驅(qū)動(dòng)器可以確保數(shù)據(jù)的準(zhǔn)確傳輸，提高打印質(zhì)量和速度。

三、詳細(xì)設(shè)計(jì)要點(diǎn)

1. 電源設(shè)計(jì)

• 供電范圍：SNx5LVDSxx驅(qū)動(dòng)器可在3 V至3.6 V的單電源下工作，在3.3 V電源時(shí)，差分輸出電壓標(biāo)稱值為340 mV，且最小輸出電壓能保持在LVDS規(guī)定的范圍內(nèi)（247 mV至454 mV）。
• 旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用。在低頻時(shí)，優(yōu)質(zhì)的數(shù)字電源能提供低阻抗路徑，但在高頻時(shí)，電源可能無法維持低阻抗。因此，需要在芯片附近安裝小電容（nF至μF范圍），如多層陶瓷芯片或表面貼裝電容（0603或0805尺寸），以降低電感，減少電源噪聲。

2. 輸出電壓設(shè)計(jì)

驅(qū)動(dòng)器輸出為1.2 V的共模電壓，標(biāo)稱差分輸出信號(hào)為340 mV，峰 - 峰差分電壓為680 mV。在設(shè)計(jì)時(shí)，需要確保輸出電壓滿足系統(tǒng)要求，以保證信號(hào)的質(zhì)量和穩(wěn)定性。

3. 互連介質(zhì)選擇

物理通信通道可以是滿足LVDS標(biāo)準(zhǔn)的任何平衡配對(duì)金屬導(dǎo)體，如雙絞線、雙軸電纜、扁平帶狀電纜或PCB走線?；ミB的標(biāo)稱特性阻抗應(yīng)在100 Ω至120 Ω之間，變化不超過10%（90 Ω至132 Ω）。

4. PCB傳輸線設(shè)計(jì)

• 傳輸線結(jié)構(gòu)：常見的PCB傳輸線結(jié)構(gòu)有微帶線和帶狀線。微帶線是頂層（或底層）的信號(hào)走線，與接地或電源平面通過介質(zhì)層隔開；帶狀線是內(nèi)層的信號(hào)走線，上下分別有接地平面。不同的結(jié)構(gòu)會(huì)影響傳輸線的特性阻抗。
• 差分對(duì)設(shè)計(jì)：LVDS鏈路的差分對(duì)應(yīng)緊密耦合，以實(shí)現(xiàn)電磁場(chǎng)抵消，降低噪聲。同時(shí)，差分對(duì)的電氣長(zhǎng)度應(yīng)相同，以確保平衡，減少信號(hào)偏斜和反射問題。

5. 終端電阻設(shè)計(jì)

為了確保入射波切換，實(shí)現(xiàn)最高信號(hào)速率，終端電阻應(yīng)與傳輸線的特性阻抗匹配。如果傳輸線目標(biāo)阻抗為100 Ω，終端電阻應(yīng)在90至110 Ω之間，并且應(yīng)盡可能靠近接收器放置，以減少電阻到接收器的短截線長(zhǎng)度。

四、布局設(shè)計(jì)

1. 拓?fù)溥x擇

• 微帶線：PCB通常提供微帶線和帶狀線兩種傳輸線選項(xiàng)。微帶線是外層走線，TI建議在可能的情況下，將LVDS信號(hào)路由在微帶線上，以便根據(jù)整體噪聲預(yù)算和反射允許范圍指定必要的阻抗公差。
• 帶狀線：帶狀線是兩層接地平面之間的走線，雖然能有效屏蔽信號(hào)，但會(huì)增加電容。

2. 介質(zhì)類型和電路板構(gòu)造

• 介質(zhì)選擇：對(duì)于LVDS信號(hào)，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號(hào)的上升或下降時(shí)間小于500 ps，建議使用介電常數(shù)接近3.4的材料，如Rogers? 4350或Nelco N4000 - 13。
• 電路板參數(shù)：電路板的銅重量、鍍層厚度、阻焊層等參數(shù)會(huì)影響性能。例如，銅重量建議從15 g或1/2 oz開始，鍍到30 g或1 oz；所有暴露的電路應(yīng)進(jìn)行焊錫電鍍（60/40）至7.62 μm或0.0003 in（最?。┑取?/li>

3. 堆疊布局

為了減少TTL/CMOS與LVDS之間的串?dāng)_，建議使用至少兩層獨(dú)立的信號(hào)層。常見的堆疊配置有四層板和六層板，六層板能更好地隔離信號(hào)層和電源層，提高信號(hào)完整性，但制造成本較高。

4. 走線間距

• 差分對(duì)：LVDS鏈路的差分對(duì)應(yīng)緊密耦合，以實(shí)現(xiàn)電磁場(chǎng)抵消，同時(shí)差分對(duì)的電氣長(zhǎng)度應(yīng)相同，以確保平衡。
• 單端走線：相鄰單端走線應(yīng)遵循3 - W規(guī)則，即走線間距應(yīng)大于單根走線寬度的兩倍或三倍，以減少串?dāng)_。此外，應(yīng)避免使用自動(dòng)布線器，因?yàn)樗鼈兛赡軣o法考慮所有影響串?dāng)_和信號(hào)反射的因素。

五、文檔與支持

TI為這些器件提供了豐富的文檔和支持資源，包括IBIS建模、應(yīng)用指南等。工程師可以通過訪問TI官網(wǎng)獲取相關(guān)文檔，并訂閱文檔更新通知，以便及時(shí)了解產(chǎn)品信息的變化。同時(shí)，TI E2E?支持論壇也是獲取快速、準(zhǔn)確答案和設(shè)計(jì)幫助的重要渠道。

在實(shí)際設(shè)計(jì)過程中，工程師還需要根據(jù)具體的應(yīng)用場(chǎng)景和系統(tǒng)要求，對(duì)上述要點(diǎn)進(jìn)行靈活調(diào)整和優(yōu)化，以確保設(shè)計(jì)的可靠性和性能。希望本文能為電子工程師在使用SNx5LVDSxx系列驅(qū)動(dòng)器進(jìn)行設(shè)計(jì)時(shí)提供有益的參考。大家在設(shè)計(jì)過程中遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享交流。