SNx5LVDS3xxxx高速差分線(xiàn)路接收器深度解析

在高速數(shù)據(jù)傳輸領(lǐng)域，低電壓差分信號(hào)（LVDS）技術(shù)憑借其低功耗、高速度和抗干擾能力強(qiáng)等優(yōu)勢(shì)，得到了廣泛應(yīng)用。今天，我們就來(lái)詳細(xì)探討德州儀器（TI）的SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637這幾款LVDS差分線(xiàn)路接收器。

文件下載：sn65lvds32.pdf

產(chǎn)品概述

SNx5LVDS3xxxx系列設(shè)備滿(mǎn)足或超越了ANSI TIA/EIA - 644標(biāo)準(zhǔn)的要求，實(shí)現(xiàn)了LVDS的電氣特性。該技術(shù)將5 - V差分標(biāo)準(zhǔn)電平（如EIA/TIA422B）的輸出電壓降低，從而降低了功耗，提高了開(kāi)關(guān)速度，并允許使用3.3 - V電源軌進(jìn)行操作。在輸入共模電壓范圍內(nèi)，任何一個(gè)差分接收器在±100 - mV差分輸入電壓下都能提供有效的邏輯輸出狀態(tài)，且輸入共模電壓范圍允許兩個(gè)LVDS節(jié)點(diǎn)之間存在1 V的接地電位差。

主要特性

• 單3.3 - V電源供電：設(shè)計(jì)用于高達(dá)150 Mbps的信號(hào)速率，為高速數(shù)據(jù)傳輸提供了穩(wěn)定的電源支持。
• 差分輸入閾值：最大±100 mV，確保了對(duì)輸入信號(hào)的精確檢測(cè)。
• 低傳播延遲：典型傳播延遲時(shí)間為2.1 ns，能夠快速響應(yīng)輸入信號(hào)的變化。
• 低功耗：在最大數(shù)據(jù)速率下，每個(gè)接收器的典型功耗為60 mW，有效降低了系統(tǒng)的整體功耗。
• ESD保護(hù)：總線(xiàn)終端ESD保護(hù)超過(guò)8 kV，增強(qiáng)了設(shè)備的可靠性和穩(wěn)定性。
• LVTTL邏輯輸出電平：與常見(jiàn)的邏輯電路兼容，方便系統(tǒng)集成。
• 引腳兼容：與AM26LS32、MC3486和μA9637引腳兼容，便于進(jìn)行替換和升級(jí)。
• 開(kāi)路故障安全功能：適用于需要冗余的空間和高可靠性應(yīng)用。

應(yīng)用領(lǐng)域

該系列接收器廣泛應(yīng)用于多個(gè)領(lǐng)域，包括無(wú)線(xiàn)基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機(jī)等。在這些應(yīng)用中，LVDS技術(shù)能夠有效地實(shí)現(xiàn)高速、可靠的數(shù)據(jù)傳輸。

設(shè)備信息

封裝形式

不同的產(chǎn)品型號(hào)提供了多種封裝形式可供選擇，以滿(mǎn)足不同應(yīng)用場(chǎng)景的需求。例如，SN55LVDS32有LCCC（20）、CDIP（16）、CFP（16）和SOIC（16）等封裝；SN65LVDS32有SOP（16）和TSSOP（16）等封裝；SN65LVDS3486有SOIC（16）和TSSOP（16）等封裝；SN65LVDS9637有SOIC（8）和VSSOP（8）等封裝。

最大推薦工作速度

不同型號(hào)的最大推薦工作速度有所差異，SN65LVDS32和SN65LVDS3486為100 Mbps，SN65LVDS9637為150 Mbps。在設(shè)計(jì)時(shí)，需要根據(jù)實(shí)際需求選擇合適的型號(hào)。

引腳配置與功能

詳細(xì)的引腳配置和功能對(duì)于正確使用這些接收器至關(guān)重要。每個(gè)型號(hào)的引腳都有特定的用途，如電源引腳（VCC）、接地引腳（GND）、差分輸入引腳（A、B）和輸出引腳（Y）等。例如，在SNx5LVDS32xx中，VCC為16號(hào)引腳，提供電源；GND為8號(hào)引腳，作為接地端；1A和1B為差分輸入引腳，用于接收差分信號(hào)；1Y為輸出引腳，輸出LVTTL信號(hào)。

規(guī)格參數(shù)

絕對(duì)最大額定值

了解設(shè)備的絕對(duì)最大額定值可以避免因超出額定范圍而導(dǎo)致設(shè)備損壞。例如，VCC電源電壓范圍為 - 0.5 V至4 V，存儲(chǔ)溫度范圍為 - 65°C至150°C。

ESD額定值

該系列設(shè)備的靜電放電（ESD）額定值為±8000 V（人體模型，HBM），表明其具有較好的ESD保護(hù)能力。

推薦工作條件

在推薦工作條件下，設(shè)備能夠?qū)崿F(xiàn)最佳性能。例如，VCC電源電壓推薦范圍為3 V至3.6 V，高電平輸入電壓（VIH）為2 V，低電平輸入電壓（VL）為0.8 V等。

熱信息

熱信息對(duì)于評(píng)估設(shè)備在不同溫度環(huán)境下的性能和可靠性非常重要。包括結(jié)到環(huán)境的熱阻（RθJA）、結(jié)到外殼（頂部）的熱阻（RθJC(top)）等參數(shù)。

電氣特性

不同型號(hào)的電氣特性有所差異，如正、負(fù)向差分輸入電壓閾值、高低電平輸出電壓、電源電流等。在設(shè)計(jì)時(shí)，需要根據(jù)具體要求進(jìn)行選擇和優(yōu)化。

開(kāi)關(guān)特性

開(kāi)關(guān)特性描述了設(shè)備在信號(hào)轉(zhuǎn)換過(guò)程中的性能，如傳播延遲時(shí)間、通道間輸出偏斜等。這些特性對(duì)于確保信號(hào)的準(zhǔn)確傳輸和同步非常關(guān)鍵。

典型特性

典型特性曲線(xiàn)展示了設(shè)備在不同條件下的性能表現(xiàn)，如電源電流與頻率的關(guān)系、傳播延遲時(shí)間與環(huán)境溫度的關(guān)系等。通過(guò)分析這些曲線(xiàn)，可以更好地了解設(shè)備的性能特點(diǎn)。

應(yīng)用與實(shí)現(xiàn)

點(diǎn)對(duì)點(diǎn)通信

這是LVDS緩沖器最基本的應(yīng)用場(chǎng)景，通過(guò)將單端輸入信號(hào)轉(zhuǎn)換為差分信號(hào)進(jìn)行傳輸，能夠在平衡的100 - Ω特性阻抗互連介質(zhì)上實(shí)現(xiàn)高速、可靠的數(shù)據(jù)傳輸。在設(shè)計(jì)點(diǎn)對(duì)點(diǎn)通信系統(tǒng)時(shí)，需要考慮多個(gè)參數(shù)，如驅(qū)動(dòng)電源電壓、驅(qū)動(dòng)輸入電壓、驅(qū)動(dòng)信號(hào)速率、互連特性阻抗、終端電阻等。

詳細(xì)設(shè)計(jì)步驟

• 驅(qū)動(dòng)電源電壓：LVDS驅(qū)動(dòng)器可以在3.0 V至3.6 V的電源電壓下工作，確保差分輸出電壓在規(guī)定范圍內(nèi)。
• 驅(qū)動(dòng)旁路電容：旁路電容對(duì)于降低電源噪聲和提供穩(wěn)定的電源供應(yīng)至關(guān)重要。在高速環(huán)境中，應(yīng)選擇合適的電容值和類(lèi)型，以減小引線(xiàn)電感。
• 驅(qū)動(dòng)輸出電壓：標(biāo)準(zhǔn)的LVDS驅(qū)動(dòng)器輸出具有1.2 V的共模電壓和340 mV的標(biāo)稱(chēng)差分輸出信號(hào)。
• 互連介質(zhì)：互連介質(zhì)應(yīng)滿(mǎn)足LVDS標(biāo)準(zhǔn)的要求，如特性阻抗為100 - 120 Ω，且變化不超過(guò)10%。常見(jiàn)的互連介質(zhì)包括雙絞線(xiàn)、同軸電纜、扁平帶狀電纜和PCB走線(xiàn)等。
• PCB傳輸線(xiàn)：PCB傳輸線(xiàn)的設(shè)計(jì)對(duì)于信號(hào)的傳輸質(zhì)量有重要影響。常見(jiàn)的傳輸線(xiàn)結(jié)構(gòu)包括微帶線(xiàn)和帶狀線(xiàn)，應(yīng)根據(jù)具體需求選擇合適的結(jié)構(gòu)，并確保特性阻抗的控制。
• 終端電阻：為了確保信號(hào)的正確傳輸，終端電阻應(yīng)與傳輸線(xiàn)的特性阻抗匹配，通常應(yīng)在標(biāo)稱(chēng)介質(zhì)特性阻抗的10%以?xún)?nèi)。

電源供應(yīng)建議

LVDS驅(qū)動(dòng)器和接收器設(shè)計(jì)為使用單電源供電，電源電壓范圍為2.4 V至3.6 V。在實(shí)際應(yīng)用中，驅(qū)動(dòng)器和接收器可能位于不同的電路板或設(shè)備上，因此需要考慮電源的獨(dú)立性和接地電位差。同時(shí)，應(yīng)使用板級(jí)和局部設(shè)備級(jí)的旁路電容來(lái)降低電源噪聲。

布局設(shè)計(jì)

布局指南

• 微帶線(xiàn)與帶狀線(xiàn)拓?fù)?/strong>：TI建議在可能的情況下，將LVDS信號(hào)路由在微帶線(xiàn)傳輸線(xiàn)上，以更好地控制特性阻抗和減少電磁干擾。
• 電介質(zhì)類(lèi)型和電路板結(jié)構(gòu)：選擇合適的電介質(zhì)類(lèi)型和電路板結(jié)構(gòu)對(duì)于確保信號(hào)的傳輸質(zhì)量至關(guān)重要。對(duì)于LVDS信號(hào)，F(xiàn)R - 4或等效材料通?？梢蕴峁┳銐虻男阅堋?/li>
• 推薦堆疊布局：為了減少TTL/CMOS與LVDS之間的串?dāng)_，建議使用至少兩個(gè)獨(dú)立的信號(hào)層，并確保電源層和接地層的緊密耦合。
• 走線(xiàn)間距：差分走線(xiàn)和單端走線(xiàn)之間應(yīng)保持足夠的間距，以減少串?dāng)_。通常，應(yīng)遵循3 - W規(guī)則，即相鄰走線(xiàn)之間的距離應(yīng)大于兩倍的走線(xiàn)寬度。
• 串?dāng)_和接地反彈最小化：提供盡可能靠近信號(hào)源的高頻電流返回路徑，以減少串?dāng)_和接地反彈。使用接地平面可以有效地實(shí)現(xiàn)這一目標(biāo)。