深入剖析SN65LVDS95 LVDS 串行器：特性、應用與設(shè)計要點

在高速數(shù)據(jù)傳輸領(lǐng)域，LVDS（低電壓差分信號）技術(shù)憑借其低功耗、高抗干擾能力和高速率傳輸?shù)膬?yōu)勢，成為眾多工程師的首選。TI 的 SN65LVDS95 作為一款典型的 LVDS 串行器，在數(shù)據(jù)傳輸系統(tǒng)中發(fā)揮著重要作用。今天，我們就來深入了解一下這款芯片。

文件下載：sn65lvds95.pdf

芯片概述

SN65LVDS95 是一款 LVDS 串行器/解串器（serdes）發(fā)射器，它集成了三個 7 位并行加載串行輸出移位寄存器、一個 7 倍時鐘合成器和四個低電壓差分信號（LVDS）線路驅(qū)動器。這些功能使得 21 位單端 LVTTL 數(shù)據(jù)能夠通過 4 個平衡對導體同步傳輸，供兼容的接收器（如 SN65LVDS96）接收。

特性亮點

高性能數(shù)據(jù)壓縮與傳輸

• 3:21 數(shù)據(jù)通道壓縮：能夠以高達 1.428 Gbps 的吞吐量進行通信，實現(xiàn)高效的數(shù)據(jù)傳輸。
• 低 EMI：非常適合點對點子系統(tǒng)通信，減少電磁干擾對系統(tǒng)的影響。

靈活的輸入輸出配置

• 21 個數(shù)據(jù)通道 + 時鐘輸入：采用低電壓 TTL 電平，3 個數(shù)據(jù)通道 + 時鐘輸出采用低電壓差分信號。
• 單 3.3V 電源供電：典型功耗為 250 mW，數(shù)據(jù)輸入具有 5V 容限。

高可靠性與穩(wěn)定性

• ESD 保護：總線引腳能夠承受 6kV HBM ESD，提高芯片的抗靜電能力。
• 寬工作溫度范圍：工業(yè)溫度范圍為 -40°C 至 85°C，適用于各種惡劣環(huán)境。
• PLL 輸入無需外部組件：輸入頻率范圍為 20 MHz 至 68 MHz，滿足不同應用的需求。

低功耗設(shè)計

• 禁用時功耗 <1 mW：在不需要工作時，能夠有效降低功耗，延長設(shè)備的使用壽命。

封裝優(yōu)勢

• 薄型收縮小外形封裝：引腳間距為 20 mil，節(jié)省 PCB 空間。

工作原理

當進行數(shù)據(jù)傳輸時，數(shù)據(jù)位 D0 至 D20 在輸入時鐘信號（CLKIN）的上升沿被加載到 SN65LVDS95 的寄存器中。CLKIN 的頻率被乘以 7 倍，然后用于以 7 位切片的方式串行卸載數(shù)據(jù)寄存器。三個串行數(shù)據(jù)流和一個鎖相時鐘（CLKOUT）被輸出到 LVDS 輸出驅(qū)動器。CLKOUT 的頻率與輸入時鐘 CLKIN 相同。

電氣特性

電壓與電流參數(shù)

• 輸入電壓閾值：典型值為 1.4V。
• 差分穩(wěn)態(tài)輸出電壓幅值：典型值為 247 - 454mV。
• 高電平輸入電流：VIH = VCC 時，典型值為 20μA。
• 低電平輸入電流：VIL = 0V 時，典型值為 ±10μA。
• 靜態(tài)電流（平均）：使能且 RL = 100Ω 時，典型值為 85 - 110mA。

時序要求

• 輸入時鐘周期：最小值為 14.7ns，最大值為 50ns。
• 數(shù)據(jù)建立時間：D0 至 D27 在 CLKIN 上升沿之前的建立時間最小值為 3ns。
• 數(shù)據(jù)保持時間：D0 至 D27 在 CLKIN 上升沿之后的保持時間最小值為 1.5ns。

應用案例

16 位總線擴展

在 16 位總線應用中，來自總線收發(fā)器的 TTL 數(shù)據(jù)和時鐘到達 LVDS 串行器的并行輸入。片上 PLL 將時鐘與輸入的并行數(shù)據(jù)同步，數(shù)據(jù)被復用為三個不同的線路驅(qū)動器，完成 TTL 到 LVDS 的轉(zhuǎn)換。時鐘也被轉(zhuǎn)換為 LVDS 并提供給單獨的驅(qū)動器。在接收器端，LVDS 數(shù)據(jù)和時鐘被恢復，轉(zhuǎn)換回 TTL 并解復用為并行格式。

帶奇偶校驗的 16 位總線擴展

在上述應用的基礎(chǔ)上，增加奇偶校驗位可以提高數(shù)據(jù)傳輸?shù)目煽啃?。發(fā)送端的收發(fā)器/奇偶校驗生成器對字節(jié)進行奇偶校驗計算，并將計算結(jié)果與數(shù)據(jù)一起發(fā)送。接收端的收發(fā)器/奇偶校驗生成器進行奇偶校驗計算，并比較輸入字節(jié)與奇偶校驗位的值，若不匹配則輸出奇偶校驗錯誤信號。

低成本虛擬背板收發(fā)器

LVDS 串行器可以作為虛擬背板收發(fā)器（VBT）使用。通過在子系統(tǒng)串行鏈路的兩個方向上實現(xiàn)單個 LVDS 串行器芯片組，可以實現(xiàn) VBT 的概念。設(shè)計師可以根據(jù)應用需求選擇是否添加奇偶校驗和控制信號的延遲線等功能，通過適當配置時鐘和控制線，可以實現(xiàn)半雙工或全雙工操作。

設(shè)計要點

電源與接地

• 確保電源電壓穩(wěn)定在 3.3V，避免電壓波動對芯片性能的影響。
• 合理布局接地引腳，減少接地噪聲。

時鐘信號

• 輸入時鐘信號的質(zhì)量對數(shù)據(jù)傳輸至關(guān)重要，應盡量減少時鐘抖動。
• 確保時鐘信號的頻率在芯片的工作范圍內(nèi)。

信號完整性

• 采用差分對布線，保持差分信號的等長和間距，減少信號干擾。
• 在 PCB 設(shè)計中，注意阻抗匹配，避免信號反射。

ESD 保護

• 在電路板上添加適當?shù)?ESD 保護器件，進一步提高系統(tǒng)的抗靜電能力。

總結(jié)

SN65LVDS95 以其高性能、高可靠性和低功耗的特點，在高速數(shù)據(jù)傳輸領(lǐng)域具有廣泛的應用前景。工程師在使用這款芯片時，需要充分了解其特性和工作原理，合理進行電路設(shè)計和 PCB 布局，以確保系統(tǒng)的穩(wěn)定運行。希望通過本文的介紹，能幫助大家更好地掌握 SN65LVDS95 的設(shè)計和應用。你在使用類似芯片時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。