單電源高速PECL/LVPECL比較器ADCMP551/552/553的設(shè)計與應(yīng)用

在高速電子設(shè)計領(lǐng)域，比較器的性能對于整個系統(tǒng)的穩(wěn)定性和速度起著至關(guān)重要的作用。今天，我們將深入探討Analog Devices公司的單電源高速PECL/LVPECL比較器ADCMP551/552/553，了解它們的特性、應(yīng)用以及設(shè)計要點。

文件下載：ADCMP551.pdf

一、器件特性

1. 基本特性

• 高速性能：具有500 ps的輸入到輸出傳播延遲，125 ps的過驅(qū)動離散度，等效輸入上升時間帶寬 > 750 MHz，典型輸出上升/下降時間為500 ps，最大翻轉(zhuǎn)速率 > 50%輸出擺幅時可達(dá)800 MHz，能夠滿足高速應(yīng)用的需求。
• 單電源供電：采用單電源供電，簡化了電源設(shè)計，降低了系統(tǒng)成本。
• 差分輸出：差分PECL/LVPECL兼容輸出，提供足夠的驅(qū)動電流，可直接驅(qū)動50 Ω終端到VCCO - 2 V的傳輸線。
• 鎖存控制：包含差分鎖存控制，內(nèi)部有鎖存上拉電阻，可實現(xiàn)跟蹤、跟蹤保持或采樣保持模式的操作。
• 電源抑制比高：電源抑制比大于70 dB，能夠有效抑制電源噪聲對比較器性能的影響。
• 可編程遲滯：ADCMP552具有可編程遲滯功能，可在0 - 40 mV范圍內(nèi)調(diào)節(jié)，適用于噪聲環(huán)境或需要穩(wěn)定切換狀態(tài)的應(yīng)用。

2. 電氣特性

在 (V{CCl}=3.3 V)，(Vcco=3.3 V)，(T{A}=25^{circ} C) 的條件下，其電氣特性涵蓋了輸入、輸出、鎖存等多個方面。例如，輸入電壓范圍為 -0.2 V 到 VCCI - 2.0 V，輸入失調(diào)電壓在 -10.0 到 +10.0 mV 之間，輸出電壓高電平在 VCCO - 1.15 到 VCCO - 0.78 V 之間等。這些特性為工程師在設(shè)計時提供了精確的參考。

二、應(yīng)用領(lǐng)域

該系列比較器的應(yīng)用非常廣泛，主要包括以下幾個方面：

• 自動測試設(shè)備：高速性能和高精度的特性使其能夠滿足自動測試設(shè)備對快速、準(zhǔn)確信號比較的要求。
• 高速儀器儀表：如示波器和邏輯分析儀前端，可有效處理高速信號，提高測量的準(zhǔn)確性。
• 窗口比較器：可用于判斷輸入信號是否在特定的電壓范圍內(nèi)，實現(xiàn)信號的篩選和處理。
• 高速線接收器：能夠快速響應(yīng)和處理高速線路上的信號，確保信號的可靠傳輸。
• 閾值檢測和峰值檢測：可精確檢測信號的閾值和峰值，為后續(xù)的信號處理提供依據(jù)。
• 高速觸發(fā)器：在高速數(shù)字電路中，作為觸發(fā)器使用，實現(xiàn)信號的同步和控制。
• 患者診斷和磁盤驅(qū)動器讀取通道檢測：在醫(yī)療和存儲領(lǐng)域，用于對微弱信號的檢測和處理。
• 手持測試儀器和過零檢測器：為手持設(shè)備和信號處理提供了可靠的信號比較功能。

三、設(shè)計要點

1. 電源和布局設(shè)計

• 接地平面：使用低阻抗接地平面是實現(xiàn)最佳性能的關(guān)鍵。多層板中的接地平面可以提供低電感接地，消除接地反彈引起的電位差，同時最小化雜散電容的影響。
• 旁路電容：在高速應(yīng)用中，需要為電源提供旁路電容。在每個電源引腳附近0.5英寸內(nèi)放置1 μF電解旁路電容，以減少電源電壓紋波；在ADCMP551/552/553的電源引腳附近盡可能靠近地放置10 nF陶瓷電容，作為高頻開關(guān)時的電荷存儲庫。

2. 鎖存功能使用

• 未使用時處理：如果不使用鎖存功能，LATCH ENABLE輸入引腳可以懸空，內(nèi)部上拉電阻會將鎖存設(shè)置為透明模式。
• 使用時要求：如果要使用鎖存功能，輸入需要提供有效的PECL電壓，并且該電壓應(yīng)參考VCCI。

3. 未使用比較器處理

在ADCMP551/552中，如果有一個比較器階段未使用，應(yīng)避免其輸入浮空?？梢酝ㄟ^確保兩個輸入至少相差一個二極管壓降，并正確連接LATCH ENABLE和LATCH ENABLE輸入，將輸出強(qiáng)制為固定狀態(tài)，防止輸出振蕩。

4. 終端匹配

為了獲得最佳性能，需要使用適當(dāng)?shù)腜ECL終端。ADCMP551/552/553的開集電極輸出設(shè)計為通過50 Ω電阻終端到VCCO - 2.0 V或其他等效PECL終端。如果高速PECL信號需要路由超過一厘米，可能需要使用微帶或帶狀線技術(shù)，以確保正確的過渡時間并防止輸出振鈴。

四、性能優(yōu)化

1. 降低源電阻

最小化源到輸入的電阻對于最大化ADCMP551/552/553的高速操作至關(guān)重要。源電阻與等效輸入電容的組合可能導(dǎo)致輸入響應(yīng)滯后，從而延遲輸出。為了獲得最佳性能，源阻抗應(yīng)顯著小于100 Ω。

2. 避免使用插座

由于插座可能引入雜散電容和電感，影響高速性能，因此應(yīng)避免使用插座。在采用適當(dāng)?shù)母咚偌夹g(shù)時，當(dāng)比較器輸入信號通過切換閾值時，ADCMP551/552/553應(yīng)能避免振蕩。

3. 減少傳播延遲離散度

ADCMP551/552/553專門設(shè)計用于減少20 mV至1 V輸入過驅(qū)動范圍內(nèi)的傳播延遲離散度。這種設(shè)計使得該比較器在輸入變化時，傳播延遲的變化較小，從而提高了時序精度，適用于對時序要求嚴(yán)格的應(yīng)用，如ATE、臺式儀器和核儀器等。

4. 合理使用遲滯

在噪聲環(huán)境或輸入信號接近切換閾值時，添加遲滯可以防止比較器在狀態(tài)之間頻繁切換。ADCMP552通過可編程遲滯引腳實現(xiàn)遲滯功能，該遲滯與輸出擺幅無關(guān)，并且圍繞觸發(fā)點對稱，可根據(jù)具體應(yīng)用需求進(jìn)行調(diào)節(jié)。

五、總結(jié)

ADCMP551/552/553是一系列高性能的單電源高速PECL/LVPECL比較器，具有高速、低功耗、高抗干擾能力等優(yōu)點。在設(shè)計過程中，工程師需要充分考慮電源、布局、鎖存功能、終端匹配等因素，以實現(xiàn)最佳性能。同時，通過合理優(yōu)化源電阻、避免使用插座、減少傳播延遲離散度和合理使用遲滯等方法，可以進(jìn)一步提高系統(tǒng)的穩(wěn)定性和可靠性。希望本文能夠為電子工程師在使用這些比較器進(jìn)行設(shè)計時提供有益的參考。大家在實際應(yīng)用中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。