面向：PTP Grandmaster / Boundary Clock、SyncE 設(shè)備時(shí)鐘、SSU/SEC 及電力/軌交等關(guān)鍵基礎(chǔ)設(shè)施授時(shí)節(jié)點(diǎn)
目標(biāo)：在 窄帶伺服/PLL 與復(fù)雜板級(jí)噪聲環(huán)境下，獲得更低輸出抖動(dòng)、更穩(wěn)健 holdover，并形成可量產(chǎn)的驗(yàn)證閉環(huán)

目錄

1. 典型痛點(diǎn)：為什么“協(xié)議沒(méi)問(wèn)題，指標(biāo)還是過(guò)不了”

2. 方案目標(biāo)：把系統(tǒng)指標(biāo)翻譯成 OCXO 語(yǔ)言

3. 方案架構(gòu)：OCXO 在 PTP/SyncE 時(shí)鐘樹(shù)里的位置

4. 選型規(guī)范：建議你在 RFQ/評(píng)審里寫清楚的參數(shù)

5. 參考設(shè)計(jì)要點(diǎn)：供電、VCTRL、布局三大紀(jì)律

6. 驗(yàn)證閉環(huán)：四步法把“器件好看”變成“系統(tǒng)過(guò)標(biāo)”

7. 推薦器件短名單：FOC-5S-LN vs FOC-6S 如何選

8. 常見(jiàn)問(wèn)題（FAQ）

9. 參考鏈接（原文回鏈）

1. 典型痛點(diǎn)：為什么“協(xié)議沒(méi)問(wèn)題，指標(biāo)還是過(guò)不了”

在分組定時(shí)（PTP/IEEE1588）與 SyncE 場(chǎng)景里，很多項(xiàng)目會(huì)出現(xiàn)類似現(xiàn)象：

實(shí)驗(yàn)室 bench 條件測(cè)得抖動(dòng)不錯(cuò)，但一上整機(jī)（真實(shí)電源樹(shù) + 高速 SerDes + DC/DC）抖動(dòng)/相噪明顯變差

GNSS 丟失或上游參考劣化后，TE/MTIE/TDEV 上升過(guò)快，holdover 不穩(wěn)

伺服帶寬調(diào)窄后，輸出 close-in 抖動(dòng)反而更敏感（“越濾越糟”）

根因往往集中在兩點(diǎn)：

窄帶伺服/PLL 時(shí) close-in phase noise（1–100 Hz offset）會(huì)主導(dǎo)積分抖動(dòng)，因此 OCXO 的相噪裙邊與伺服帶寬強(qiáng)耦合；

供電噪聲與 VCTRL 噪聲會(huì)直接調(diào)制相位噪聲，導(dǎo)致“器件指標(biāo)”無(wú)法在系統(tǒng)內(nèi)復(fù)現(xiàn)。

2. 方案目標(biāo)：把系統(tǒng)指標(biāo)翻譯成 OCXO 語(yǔ)言

建議把“系統(tǒng)目標(biāo)”拆成兩條可工程化落地的路徑：

路徑 A：輸出抖動(dòng)/相噪（Jitter / Phase Noise）

關(guān)注 close-in offset（1/10/100 Hz） 的相噪，而不是只看 10 kHz 單點(diǎn)

以系統(tǒng)實(shí)際 jitter integration 帶寬為準(zhǔn)（與時(shí)鐘 IC、環(huán)路帶寬、輸出接口強(qiáng)相關(guān)）

路徑 B：Holdover（短中期穩(wěn)定度 → TE 增長(zhǎng)）

用 Allan deviation / stability vs τ 評(píng)估參考丟失期間的 TE 累積趨勢(shì)

同時(shí)約束 aging（天到月尺度） 與 溫度穩(wěn)定（機(jī)柜也存在氣流與熱梯度）

3. 方案架構(gòu)：OCXO 在 PTP/SyncE 時(shí)鐘樹(shù)里的位置

這套方案適用于以下節(jié)點(diǎn)類型：

PTP Grandmaster / Boundary Clock：追求伺服穩(wěn)定與低 close-in 噪聲

SyncE 設(shè)備時(shí)鐘 / 線路接口：更關(guān)注 jitter / wander 預(yù)算與鏈路一致性

SSU/SEC 與關(guān)鍵基礎(chǔ)設(shè)施節(jié)點(diǎn)：需要 GNSS outage 下更穩(wěn)健的 holdover

一個(gè)通用的“落地型”視角是：把 OCXO 作為本地 flywheel，由系統(tǒng)伺服對(duì)其進(jìn)行慢速馴服；當(dāng)參考源（GNSS 或網(wǎng)絡(luò)）不可用時(shí)，OCXO 用短中期穩(wěn)定度保持輸出質(zhì)量與時(shí)間誤差可控。

4. 選型規(guī)范：建議你在 RFQ/評(píng)審里寫清楚的參數(shù)

下面這份清單更適合“方案模塊”的工程交付（可直接復(fù)制進(jìn) RFQ / 技術(shù)規(guī)范）。

4.1 Holdover 相關(guān)

Allan deviation / stability vs τ（用于 TE 累積評(píng)估）

Aging：天/周/月尺度漂移控制

溫度穩(wěn)定：即使室內(nèi)機(jī)柜也要考慮熱梯度與氣流

4.2 相噪與抖動(dòng)

1/10/100 Hz offset 相噪點(diǎn)（close-in）

與系統(tǒng)帶寬一致的 jitter integration（按最終環(huán)路與輸出接口計(jì)算/驗(yàn)證）

供電/控制電壓敏感度（Supply / VCTRL susceptibility）

4.3 接口約束

輸出格式：HCMOS / clipped sine / sine（不同型號(hào)不同）

供電：3.3 V（典型）/ 可選 5 V（視型號(hào)）

warm-up：上電收斂到目標(biāo)精度的動(dòng)態(tài)（影響開(kāi)機(jī)與切換策略）

VCTRL：控制范圍、增益、輸入阻抗與濾波要求（噪聲會(huì)直接調(diào)制相噪）

5. 參考設(shè)計(jì)要點(diǎn)：供電、VCTRL、布局三大紀(jì)律

5.1 供電噪聲控制（Supply noise control）

使用低噪 LDO 或經(jīng)濾波的專用電源軌

穩(wěn)壓器與濾波網(wǎng)絡(luò)靠近 OCXO 引腳放置

避免與高 di/dt 數(shù)字域共享回流路徑

5.2 VCTRL 衛(wèi)生（VCTRL hygiene）——很多系統(tǒng)的關(guān)鍵失分點(diǎn)

在電信架構(gòu)中，OCXO 常由控制環(huán)路（servo）馴服，因此 VCTRL 必須按“精密模擬節(jié)點(diǎn)”對(duì)待：

采用 RC 或有源低通，并與伺服動(dòng)態(tài)匹配

VCTRL 走線遠(yuǎn)離時(shí)鐘、SerDes、開(kāi)關(guān)電源

必要時(shí)考慮專用參考地與 guard routing

調(diào)試建議：用低噪探頭觀察 VCTRL 頻譜，把異常 close-in 相噪與電源開(kāi)關(guān)頻點(diǎn)/數(shù)字活動(dòng)做相關(guān)性分析

實(shí)用計(jì)算：一階 RC 低通截止頻率
fc = 1 / (2πRC)
經(jīng)驗(yàn)上 fc 需要與伺服/PLL 的有效帶寬協(xié)同，避免既“跟不動(dòng)”又“放噪聲進(jìn)來(lái)”。

5.3 布局建議（Layout）

OCXO 區(qū)域盡量保留連續(xù)地平面

與 DC/DC、SerDes 高速通道物理隔離

輸出走線盡量短，必要時(shí)做阻抗控制以匹配下游時(shí)鐘 IC

6. 驗(yàn)證閉環(huán)：四步法把“器件好看”變成“系統(tǒng)過(guò)標(biāo)”

建議采用官方給出的四步實(shí)驗(yàn)流程，這是把風(fēng)險(xiǎn)壓到量產(chǎn)前最有效的路徑之一：

測(cè)振蕩器獨(dú)立相噪（stand-alone）

上板測(cè)（使用最終電源樹(shù)與真實(shí)負(fù)載）

入環(huán)測(cè)（按最終產(chǎn)品配置的伺服/PLL 帶寬）

做 holdover 場(chǎng)景并記錄 time error（GNSS 丟失/參考劣化）

6.1 建議的“可交付”測(cè)試項(xiàng)清單（可復(fù)制）

7. 推薦器件短名單：FOC-5S-LN vs FOC-6S 如何選

本方案可直接采用 Fuji Crystal 的 telecom OCXO 家族與推薦器件作為短名單入口。

7.1 快速對(duì)比（用于方案選型分流）

7.2 一句話決策

你更在意 更小封裝 + 更低相噪（并且平臺(tái)高密度）：優(yōu)先 FOC-5S-LN

你更在意 穩(wěn)健集成與經(jīng)典板卡適配：優(yōu)先 FOC-6S

8. 常見(jiàn)問(wèn)題（FAQ）

Q1：PTP/SyncE 節(jié)點(diǎn)最該優(yōu)先的 OCXO 指標(biāo)是什么？

優(yōu)先：holdover 穩(wěn)定度（Allan deviation/stability vs τ）+ close-in 相噪 + 供電/VCTRL 敏感度，并確保測(cè)量帶寬與系統(tǒng)伺服/PLL 帶寬一致。

Q2：為什么“器件相噪數(shù)據(jù)很好”，上板后反而變差？

高概率是電源噪聲或 VCTRL 噪聲引入了額外調(diào)制。建議把 VCTRL 當(dāng)成精密模擬節(jié)點(diǎn)做濾波與隔離，并在調(diào)試時(shí)直接觀測(cè) VCTRL 頻譜與相噪惡化的相關(guān)性。

Q3：伺服/PLL 帶寬該怎么取舍？

一般規(guī)律：帶寬更窄可抑制參考源短期噪聲，但過(guò)窄會(huì)導(dǎo)致收斂慢、對(duì)瞬態(tài)更敏感；帶寬更寬可快速跟蹤參考，但可能引入?yún)⒖荚肼暡⒃黾?close-in 抖動(dòng)風(fēng)險(xiǎn)。建議從目標(biāo) jitter/MTIE/TDEV 出發(fā)，結(jié)合實(shí)測(cè)相噪做積分/仿真，再在最終電源與 VCTRL 條件下驗(yàn)證。