來源：KiCad

概覽

這款多功能轉(zhuǎn)接板主要設(shè)計(jì)用于與 J-Link 調(diào)試器配合使用（同時(shí)兼容其他采用標(biāo)準(zhǔn) 20 引腳 JTAG/SWD 引腳定義的調(diào)試器），允許用戶在 0.1" (2.54mm) 和 0.05" (1.27mm) 公排針座上使用標(biāo)準(zhǔn)的 9 引腳 Cortex-M SWD/JTAG 引腳布局。如果探頭的硬件支持的話，通過額外的跳線，可以通過 J-Link 的 VCOM 引腳獲得額外的功能，例如 UART 調(diào)試，這些引腳通常在某些模式下不使用。所有引腳號(hào)及其相應(yīng)功能的良好標(biāo)記也有助于加快嵌入式開發(fā)過程。有關(guān)默認(rèn) SWD 接頭的引腳排列和 J-Link 調(diào)試器的電壓輸出的更多信息以及 10 引腳 Tag-Connect 接頭的引腳號(hào)也可在電路板背面找到。

此外，適配器-PCB 可以通過 VTREF 連接為目標(biāo)板供電。為此，可以將 DC-DC 轉(zhuǎn)換器或 LDO 穩(wěn)壓器插入適配器板上的 3 針母插座，以允許 J-Link 的 5V 電源轉(zhuǎn)換為 3.3V 等電壓。由于該適配器背面的焊接跳線允許調(diào)換 VOUT 和 GND 引腳，因此可支持多個(gè) 3 引腳電壓轉(zhuǎn)換板。5V 電壓也可以通過調(diào)換跳線在針座引腳上提供。

當(dāng)目標(biāo)板主要連接到調(diào)試器時(shí)，建議使用 0.05" (2.54mm) 接頭。0.1 英寸（1.27 毫米）IDC 針座建議與普通杜邦線或 10 針 Tag-Connect 適配器電纜一起使用。后者可使目標(biāo)板在現(xiàn)場快速重新編程。

下圖的 TagConnect 2050 電纜，緊鄰其相應(yīng)的 PCB 封裝。下面是一個(gè) 0.05" 接頭及其相應(yīng)的電纜。

適配器（轉(zhuǎn)接板）功能

除了能夠使用標(biāo)記良好的引腳排列和兩個(gè)輸出接頭的相應(yīng)功能輕松連接到目標(biāo)板之外，下文將介紹有關(guān)該適配器的其他功能。

為目標(biāo)板供電（5V和/或其他電壓）

如前所述，DC-DC 轉(zhuǎn)換器或 LDO 穩(wěn)壓器可插入適配器上帶有標(biāo)簽 JP1 JP2 5V 的 3 針母接頭。這將允許適配器通過 VTREF （引腳 1）以正確的電壓（源自 J-Link 編程器的 5V 電源）向目標(biāo)板供電。通過將跳線放置在標(biāo)有 GND 5 5V 的接頭座的正確位置，也可以按原樣在輸出接頭座的 PIN 5 上提供 5V 電壓。使用相同的跳線，還可以在 PIN 5 上提供 GND。電壓轉(zhuǎn)換器插座和 PIN 5 跳線均如下圖所示。

如果用戶不希望使用 VTREF 為目標(biāo)板供電，例如，目標(biāo)板已經(jīng)從電池獲得電源的情況下，則不應(yīng)插入電壓轉(zhuǎn)換器。如果 VTREF（引腳 1）上存在 MCU 電源電壓，J-Link 調(diào)試器仍將獲得正確的 I/O 電壓作為邏輯電平參考。

如果 引腳 3 電壓轉(zhuǎn)換器的引腳排列與 VIN - VOUT - GND 不匹配，則可以通過交換 PCB 底部 JP1 和 JP2 上的焊點(diǎn)來更改最后兩個(gè)引腳。下圖也描述了這一點(diǎn)。如果兩個(gè)跳線上的現(xiàn)有線路均被切斷，并在另一側(cè)進(jìn)行新的焊接連接，則將選擇引腳排列 VIN - GND - VOUT。

需要使用 J-Link Commander 軟件 (JLink.exe/JLinkExe) 在 J-Link 上啟用 5V 輸出。需要調(diào)用以下命令才能始終啟用 5V 電源：

power on perm

如果目標(biāo)板由適配器上的電壓轉(zhuǎn)換器供電，則 0.1" 接頭下方標(biāo)有 VTREF 1 的跳線允許在轉(zhuǎn)換器和目標(biāo)板之間插入電流表，以便監(jiān)控電源使用情況 如果 5V 通過 PIN 5 傳遞到目標(biāo)板，則該位置的跳線也可以替代電流表，如下圖所示。

使用跳線在 "未使用" 引腳上添加額外功能

除了默認(rèn)的 SWD/JTAG 引腳輸出外，還可以在 02x05 接頭未使用的引腳上添加額外功能。適配器板上有幾個(gè)跳線用于選擇這些功能。

引腳 5 通常連接至 GND。

在 J-Link 10 針適配器上，該引腳輸出 J-Link 的 5V 電源?？梢允褂锰€來選擇。

引腳 6 通常用于 SWO 或 TDO 連接。不過，標(biāo)有 SWO/TDO 6 的跳線可用來斷開調(diào)試器，這樣來自 MCU 的引腳就可以用作額外的調(diào)試信號(hào)（例如，在某些代碼中為高電平，在非代碼中為低電平）。只需移除跳線，并在標(biāo)有 6 的引腳上添加一根杜邦電纜即可。

引腳 7 是標(biāo)準(zhǔn)的 9 針 Cortex-M SWD/JTAG 引腳布局，因?yàn)檫@是關(guān)鍵引腳，所以沒有復(fù)用。

SWD 模式：可以使用標(biāo)有 RTCK 7 JL.RX 的跳線（右圖所示）將該引腳連接到 J-Link 的 VCOM RX 引腳。這樣就可以將 UART 調(diào)試功能與 SWD 結(jié)合使用。

注意：可能需要在探針上啟用 VCOM。這可以使用 J-Link Commander (JLinkExe/JLink.exe)，鍵入 vcom enable 命令來完成。VCOM 將在下一次電源循環(huán)時(shí)開始工作。

JTAG 模式：如有必要，也可使用相同的跳線將該引腳連接至 RTCK。

引腳 8

SWD 模式：通常不連接該引腳，但標(biāo)有 JL.TX TDI 8 的跳線可將其連接到 J-Link 的 VCOM TX 引腳。

JTAG 模式：在 J-Link 的 9 針和 19 針 Cortex-M 適配器上，引腳 9 與 TDI 相連。

注意：TX 和 TDI 在這兩種模式下位于同一個(gè)物理引腳上。這意味著通常不應(yīng)該斷開該引腳，但為了以防萬一，可以使用跳線。

引腳 9

SWD 模式：通常不連接該引腳，但有時(shí)目標(biāo)板會(huì)將該引腳用作 GNDdetect，以便檢測調(diào)試器是否存在。使用標(biāo)有 nTRST 9 GND 的跳線可將該引腳連接至 GND，從而啟用該功能。

注意：當(dāng)引腳 9 連接到可作為輸出的微控制器引腳時(shí)，適配器可用于將該引腳分接到另一個(gè)儀器，例如用于代碼計(jì)時(shí)分析。只需移除跳線，并在標(biāo)有 9 的引腳上添加一根杜邦電纜即可。

JTAG 模式：在 J-Link 的引腳 9 和引腳 19 Cortex-M 適配器上，可以使用焊接跳線將該引腳連接到 nTRST。在這塊適配器板上，可以使用普通跳線。

Layout 指南

建議在目標(biāo)電路板上添加以下無源器件，以提高保護(hù)性和穩(wěn)定性。

SWDIO 上的 100 kΩ 上拉。

RXD 上的 10 kΩ 上拉。

TXD 和 RXD 線路上的 100 Ω 限流電阻。

這對(duì)于 UART 可通過其他外部針座使用時(shí)非常重要，而如果 UART 可通過 SWD 針座使用，則不那么重要。

原理圖 & PCB

License

CERN Open Hardware License v1.2

開源地址

最后是該項(xiàng)目的倉庫：

https://p.eda.cn/d-1328253689743278080

有興趣的小伙伴可以去華秋開源硬件社區(qū)查看！有商業(yè)訴求的，請(qǐng)聯(lián)系項(xiàng)目的作者。