UCC21530：高性能隔離式雙通道柵極驅(qū)動(dòng)器的深度解析

在電子設(shè)計(jì)的世界里，柵極驅(qū)動(dòng)器是驅(qū)動(dòng)功率晶體管的關(guān)鍵組件，它對(duì)于提高開關(guān)速度、降低開關(guān)損耗起著至關(guān)重要的作用。今天，我們就來深入探討德州儀器（TI）推出的 UCC21530 4A、6A、5.7kVRMS 隔離式雙通道柵極驅(qū)動(dòng)器，看看它有哪些出色的特性和應(yīng)用場(chǎng)景。

文件下載：ucc21530.pdf

一、UCC21530 概述

UCC21530 是一款功能強(qiáng)大且靈活的隔離式雙通道柵極驅(qū)動(dòng)器，能夠提供 4A 源電流和 6A 灌電流峰值。它專為驅(qū)動(dòng) IGBT、Si MOSFET 和 SiC MOSFET 而設(shè)計(jì)，最高工作頻率可達(dá) 5MHz。其輸入側(cè)與兩個(gè)輸出驅(qū)動(dòng)器之間通過 5.7kVRMS 增強(qiáng)型隔離屏障進(jìn)行隔離，共模瞬態(tài)抗擾度（CMTI）超過 125V/ns，能有效抵抗共模干擾。同時(shí)，兩個(gè)次級(jí)側(cè)驅(qū)動(dòng)器之間的內(nèi)部功能隔離允許最高 1850V 的工作電壓，為設(shè)計(jì)提供了更高的安全性和可靠性。

二、特性亮點(diǎn)

2.1 多功能配置

UCC21530 具有通用的配置方式，可以作為雙低端驅(qū)動(dòng)器、雙高端驅(qū)動(dòng)器或半橋驅(qū)動(dòng)器使用。這種靈活性使其能夠適應(yīng)各種電源和電機(jī)驅(qū)動(dòng)拓?fù)浣Y(jié)構(gòu)，滿足不同應(yīng)用的需求。

2.2 優(yōu)秀的封裝設(shè)計(jì)

采用寬體 SOIC - 14（DWK）封裝，驅(qū)動(dòng)器通道之間間距為 3.3mm，有助于減少通道間的干擾，提高電路的穩(wěn)定性。

2.3 出色的開關(guān)參數(shù)

• 傳播延遲：典型傳播延遲為 33ns，能夠快速響應(yīng)輸入信號(hào)，實(shí)現(xiàn)高效的開關(guān)操作。
• 最小脈沖寬度：最小脈沖寬度為 20ns，確保在短脈沖信號(hào)下也能穩(wěn)定工作。
• 脈沖寬度失真：最大脈沖寬度失真為 - 6ns，保證了輸出信號(hào)的準(zhǔn)確性。

2.4 高共模瞬態(tài)抗擾度

CMTI 大于 125V/ns，能夠在高共模干擾環(huán)境下正常工作，有效避免誤觸發(fā)，提高系統(tǒng)的可靠性。

2.5 強(qiáng)大的輸出能力

提供 4A 峰值源電流和 6A 峰值灌電流，能夠?yàn)楣β示w管提供足夠的驅(qū)動(dòng)能力。

2.6 兼容多種輸入信號(hào)

輸入與 TTL 和 CMOS 兼容，輸入 VCCI 范圍為 3V 至 18V，可與模擬和數(shù)字控制器輕松接口。

2.7 可編程功能

支持可編程的重疊時(shí)間和死區(qū)時(shí)間，用戶可以根據(jù)具體應(yīng)用需求進(jìn)行靈活調(diào)整，防止半橋應(yīng)用中的直通現(xiàn)象。

2.8 寬溫度范圍

結(jié)溫范圍為 - 40°C 至 + 150°C，適用于各種惡劣的工業(yè)和汽車環(huán)境。

2.9 安全認(rèn)證

計(jì)劃獲得多項(xiàng)安全相關(guān)認(rèn)證，如符合 DIN EN IEC 60747 - 17（VDE 0884 - 17）的 8000V?? 增強(qiáng)型隔離、符合 UL 1577 的 5.7kVRMS 一分鐘隔離以及符合 GB4943.1 - 2022 的 CQC 認(rèn)證，為系統(tǒng)安全提供保障。

三、引腳配置與功能

UCC21530 采用 14 引腳 SOIC 封裝，各引腳功能如下：

• DT 引腳：用于配置死區(qū)時(shí)間。將其連接到 VCCI 可禁用死區(qū)時(shí)間功能，使輸出重疊；在 DT 和 GND 之間連接電阻（RDT）可根據(jù)公式 (t{DT} approx 10 × R{DT}) 調(diào)整死區(qū)時(shí)間（(t{DT}) 單位為納秒，(R{DT}) 單位為千歐）。建議在 DT 引腳附近并聯(lián)一個(gè) ≤1nF 的陶瓷電容以提高抗噪能力。
• EN 引腳：使能引腳，高電平使能兩個(gè)驅(qū)動(dòng)器輸出，低電平禁用輸出。若不使用，建議將其連接到 VCCI 以提高抗噪能力。當(dāng)連接到距離較遠(yuǎn)的微控制器時(shí)，在 EN 引腳附近使用一個(gè) ≈1nF 的低 ESR/ESL 電容進(jìn)行旁路。
• INA 和 INB 引腳：分別為 A 通道和 B 通道的輸入信號(hào)引腳，具有 TTL/CMOS 兼容的輸入閾值。若不使用，建議將其接地以提高抗噪能力。
• OUTA 和 OUTB 引腳：分別為驅(qū)動(dòng)器 A 和驅(qū)動(dòng)器 B 的輸出引腳，連接到相應(yīng)通道 FET 或 IGBT 的柵極。
• VCCI 引腳：初級(jí)側(cè)電源電壓引腳，需使用低 ESR/ESL 電容盡可能靠近器件進(jìn)行本地去耦。
• VDDA 和 VDDB 引腳：分別為驅(qū)動(dòng)器 A 和驅(qū)動(dòng)器 B 的次級(jí)側(cè)電源引腳，同樣需使用低 ESR/ESL 電容盡可能靠近器件進(jìn)行本地去耦。
• VSSA 和 VSSB 引腳：分別為次級(jí)側(cè)驅(qū)動(dòng)器 A 和驅(qū)動(dòng)器 B 的接地引腳。

四、電氣特性與參數(shù)

4.1 絕對(duì)最大額定值

在使用 UCC21530 時(shí)，需要注意各參數(shù)的絕對(duì)最大額定值，如輸入偏置引腳電源電壓 VCCI 至 GND 為 - 0.3V 至 20V，驅(qū)動(dòng)器偏置電源 VDDA - VSSA、VDDB - VSSB 為 - 0.3V 至 30V 等。超過這些額定值可能會(huì)對(duì)器件造成永久性損壞，因此在設(shè)計(jì)電路時(shí)必須嚴(yán)格遵守。

4.2 ESD ratings

該器件的人體模型（HBM）靜電放電額定值為 ±2000V，帶電設(shè)備模型（CDM）靜電放電額定值為 ±1000V。在使用和處理過程中，需要注意靜電防護(hù)，避免因靜電放電損壞器件。

4.3 推薦工作條件

UCC21530 的推薦工作條件包括輸入電源電壓 VCCI 為 3V 至 18V，驅(qū)動(dòng)器輸出偏置電源 VDDA、VDDB 對(duì)于不同版本有不同范圍，如 8V UVLO 版本為 9.2V 至 25V，12V UVLO 版本為 13.5V 至 25V，結(jié)溫范圍為 - 40°C 至 150°C。在這些條件下工作，器件能夠發(fā)揮最佳性能。

4.4 熱信息

了解器件的熱信息對(duì)于確保其正常工作至關(guān)重要。UCC21530 的熱阻參數(shù)包括結(jié)到環(huán)境熱阻 (R{θJA}) 為 74.1°C/W，結(jié)到外殼（頂部）熱阻 (R{θJC(top)}) 為 34.1°C/W 等。通過合理的散熱設(shè)計(jì)，可以降低器件的結(jié)溫，提高其可靠性和穩(wěn)定性。

4.5 功率額定值

最大功耗（兩側(cè)）為 950mW，發(fā)射側(cè)最大功耗為 50mW，每個(gè)驅(qū)動(dòng)器側(cè)最大功耗為 450mW。在設(shè)計(jì)電路時(shí)，需要根據(jù)實(shí)際應(yīng)用情況合理分配功率，避免器件過熱。

4.6 絕緣規(guī)格

UCC21530 的絕緣性能良好，外部爬電距離（CPG）和電氣間隙（CLR）均 >8mm，內(nèi)部絕緣距離（DTI）>17μm，比較跟蹤指數(shù)（CTI）>600V。在不同的測(cè)試條件下，其絕緣電壓參數(shù)如最大重復(fù)峰值隔離電壓 (V{IORM})、最大隔離工作電壓 (V{IOWM}) 等都有明確的規(guī)定，為系統(tǒng)的電氣隔離提供了可靠的保障。

五、功能特性詳解

5.1 欠壓鎖定（UVLO）保護(hù)

UCC21530 在 VDD 和 VCCI 電源電路上都具有內(nèi)部欠壓鎖定（UVLO）保護(hù)功能。當(dāng) VDD 偏置電壓低于啟動(dòng)時(shí)的 (V_{VDDON}) 或啟動(dòng)后的 (V{VDDOFF}) 時(shí)，VDD UVLO 功能會(huì)將受影響的輸出拉低，無論輸入引腳（INA 和 INB）的狀態(tài)如何。同樣，輸入側(cè)的 VCCI 電壓也需要超過 (V{VCCION}) 器件才會(huì)激活，低于 (V{VCCI_OFF}) 時(shí)信號(hào)傳輸將停止。UVLO 保護(hù)還具有滯回特性，可防止因電源噪聲引起的抖動(dòng)，確保器件在電壓波動(dòng)時(shí)穩(wěn)定工作。

5.2 輸入輸出邏輯

輸入信號(hào)引腳（INA 和 INB）基于 TTL 和 CMOS 兼容的輸入閾值邏輯，與 VDD 電源電壓完全隔離。輸入引腳具有典型的高閾值 1.8V 和低閾值 1V，且受溫度影響較小，同時(shí)具有 0.8V 的寬滯回，具有良好的抗噪能力。若輸入引腳懸空，內(nèi)部下拉電阻會(huì)將其拉低，但仍建議不使用時(shí)將其接地。輸出邏輯根據(jù)輸入信號(hào)和使能引腳（EN）的狀態(tài)進(jìn)行控制，在不同的輸入組合下有相應(yīng)的輸出狀態(tài)，并且可以通過死區(qū)時(shí)間（DT）引腳實(shí)現(xiàn)可編程的死區(qū)時(shí)間控制。

5.3 輸出級(jí)結(jié)構(gòu)

UCC21530 的輸出級(jí)采用了獨(dú)特的結(jié)構(gòu)，在功率開關(guān)導(dǎo)通的米勒平臺(tái)區(qū)域能夠提供最高的峰值源電流。其拉上結(jié)構(gòu)由一個(gè) P 溝道 MOSFET 和一個(gè)額外的 N 溝道 MOSFET 并聯(lián)組成，N 溝道 MOSFET 在輸出從低到高轉(zhuǎn)換的瞬間短暫導(dǎo)通，提供峰值源電流的短暫提升，實(shí)現(xiàn)快速導(dǎo)通。拉下結(jié)構(gòu)由一個(gè) N 溝道 MOSFET 組成。兩個(gè)輸出均能提供 4A 峰值源電流和 6A 峰值灌電流脈沖，輸出電壓在 VDD 和 VSS 之間擺動(dòng)，實(shí)現(xiàn)軌到軌操作。

5.4 使能引腳功能

使能引腳（EN）用于控制兩個(gè)輸出的開啟和關(guān)閉。當(dāng) (V{EN} ≤0.8V) 時(shí)，兩個(gè)輸出同時(shí)關(guān)閉；當(dāng) (V{EN} ≥2.0V) 或懸空時(shí)，器件正常工作。EN 引腳的響應(yīng)速度較快，傳播延遲約為 40ns。為了提高抗噪能力，建議將 EN 引腳直接連接到 VCCI。

5.5 可編程死區(qū)時(shí)間

UCC21530 允許用戶通過 DT 引腳調(diào)整死區(qū)時(shí)間：

• DT 引腳連接到 VCCI：輸出完全匹配輸入，不設(shè)置最小死區(qū)時(shí)間，允許輸出重疊。若不使用該功能，建議將其直接連接到 VCCI 以提高抗噪能力。
• DT 引腳連接編程電阻：在 DT 引腳和 GND 之間連接電阻 (R{DT}) 可根據(jù)公式 (t{DT} approx 10 × R_{DT}) 編程死區(qū)時(shí)間。建議在 DT 引腳附近并聯(lián)一個(gè) ≤1nF 的陶瓷電容以提高抗噪能力。輸入信號(hào)的下降沿會(huì)觸發(fā)另一個(gè)信號(hào)的編程死區(qū)時(shí)間，該時(shí)間是驅(qū)動(dòng)器強(qiáng)制兩個(gè)輸出保持低電平的最短持續(xù)時(shí)間。若 INA 和 INB 信號(hào)包含的死區(qū)時(shí)間大于編程的最小值，輸出也會(huì)保持低電平更長時(shí)間。當(dāng)兩個(gè)輸入同時(shí)為高時(shí)，兩個(gè)輸出將立即拉低，防止半橋應(yīng)用中的直通現(xiàn)象。

六、應(yīng)用與設(shè)計(jì)

6.1 應(yīng)用場(chǎng)景

UCC21530 具有廣泛的應(yīng)用場(chǎng)景，包括太陽能串和中央逆變器、AC - DC 和 DC - DC 充電樁、交流逆變器和伺服驅(qū)動(dòng)器、AC - DC 和 DC - DC 功率傳輸以及儲(chǔ)能系統(tǒng)等。其靈活的配置方式和優(yōu)秀的性能使其能夠滿足不同領(lǐng)域的需求。

6.2 典型應(yīng)用電路

以驅(qū)動(dòng)典型的半橋配置為例，該電路可用于多種流行的功率轉(zhuǎn)換器拓?fù)?，如同步降壓、同步升壓、半?全橋隔離拓?fù)浜腿嚯姍C(jī)驅(qū)動(dòng)應(yīng)用。電路使用兩個(gè)電源（或單輸入雙輸出電源），電源 (V{A}) 確定正驅(qū)動(dòng)輸出電壓，(V{A -}) 確定負(fù)關(guān)斷電壓。在設(shè)計(jì)該電路時(shí)，需要注意以下幾個(gè)方面：

• 輸入濾波器設(shè)計(jì)：建議使用一個(gè)小的 (R{IN}-C{IN}) 濾波器來過濾非理想布局或長 PCB 走線引入的振鈴。(R{IN}) 取值范圍為 0Ω 至 100Ω，(C{IN}) 取值范圍為 10pF 至 100pF。在選擇這些組件時(shí)，需要權(quán)衡良好的抗噪能力和傳播延遲。
• 死區(qū)時(shí)間電阻和電容選擇：根據(jù)公式 (t{DT} approx 10 × R{DT}) 選擇合適的電阻 (R_{DT}) 來設(shè)置死區(qū)時(shí)間，例如選擇 10kΩ 電阻可設(shè)置死區(qū)時(shí)間為 100ns。在 DT 引腳附近并聯(lián)一個(gè) ≤1nF 的電容以提高抗噪能力。
• 柵極驅(qū)動(dòng)器輸出電阻選擇：外部柵極驅(qū)動(dòng)器電阻 (R{ON}/R{OFF}) 用于限制寄生電感/電容引起的振鈴、高電壓/電流開關(guān) dv/dt、di/dt 和體二極管反向恢復(fù)引起的振鈴、微調(diào)柵極驅(qū)動(dòng)強(qiáng)度以優(yōu)化開關(guān)損耗以及減少電磁干擾（EMI）。可以根據(jù)公式計(jì)算驅(qū)動(dòng)器的峰值源電流和峰值灌電流，但實(shí)際的峰值電流還受 PCB 布局和負(fù)載電容的影響，因此建議盡量減小柵極驅(qū)動(dòng)器環(huán)路的長度。
• 柵極驅(qū)動(dòng)器功率損耗估計(jì)：柵極驅(qū)動(dòng)器子系統(tǒng)的總損耗 (P{G}) 包括 UCC21530 的功率損耗 (P{GD}) 和外圍電路的功率損耗。(P{GD}) 可通過計(jì)算靜態(tài)功率損耗 (P{GDQ}) 和開關(guān)操作損耗 (P{GDO}) 來估算。靜態(tài)功率損耗可通過測(cè)量不同電源的電流來計(jì)算，開關(guān)操作損耗與負(fù)載電容、開關(guān)頻率和柵極電荷有關(guān)。在不同的情況下，(P{GDO}) 的計(jì)算方法有所不同，需要根據(jù)實(shí)際情況進(jìn)行選擇。
• 結(jié)溫估計(jì)：可以使用公式 (T{J}=T{C}+Psi{JT} × P{GD}) 來估計(jì) UCC21530 的結(jié)溫，其中 (T{J}) 為結(jié)溫，(T{C}) 為器件頂部溫度，(Psi{JT}) 為結(jié)到頂部的特征參數(shù)。使用 (Psi{JT}) 代替結(jié)到外殼的熱阻 (R_{Theta JC}) 可以提高結(jié)溫估計(jì)的準(zhǔn)確性。
• 電容選擇：VCCI、VDDA 和 VDDB 的旁路電容對(duì)于實(shí)現(xiàn)可靠性能至關(guān)重要。建議選擇低 ESR 和低 ESL 的表面貼裝多層陶瓷電容（MLCC），并注意 DC 偏置對(duì)電容實(shí)際值的影響。對(duì)于 VCCI 電容，建議使用 50V、超過 100nF 的 MLCC；若偏置電源輸出與 VCCI 引腳距離較遠(yuǎn)，可并聯(lián)一個(gè)超過 1μF 的鉭電容或電解電容。

6.3 其他應(yīng)用示例電路

除了典型的半橋應(yīng)用電路，還介紹了幾種實(shí)現(xiàn)負(fù)柵極驅(qū)動(dòng)偏置的示例電路：

• 使用齊納二極管的負(fù)偏置電路：在隔離電源輸出級(jí)使用齊納二極管為通道 A 驅(qū)動(dòng)器提供負(fù)偏置關(guān)斷電壓。該電路只需要一個(gè)電源，通過齊納二極管電壓設(shè)置負(fù)偏置，但會(huì)有來自 (R_{Z}) 的穩(wěn)態(tài)功耗。
• 自舉電源電路：使用自舉電路為通道 A 提供電源，該電路不具有負(fù)軌電壓，適用于振鈴較小或功率器件閾值電壓較高的電路。
• 單電源負(fù)偏置電路：通過在柵極驅(qū)動(dòng)環(huán)路中使用齊納二極管產(chǎn)生負(fù)偏置，該電路只需要一個(gè)電源，且自舉電源可用于高端驅(qū)動(dòng)，但負(fù)柵極驅(qū)動(dòng)偏置受占空比影響，高端 VDDA - VSSA 必須保持足夠的電壓，因此不適合 100% 占空比的高端應(yīng)用。

七、布局建議

為了使 UCC21530 達(dá)到最佳性能，在 PCB 布局時(shí)需要考慮以下幾個(gè)方面：

• 組件放置：在 VCCI 和 GND 引腳之間以及 VDD 和 VSS 引腳之間連接低 ESR 和低 ESL 電容，且盡量靠近器件，以支持外部功率晶體管導(dǎo)通時(shí)的高峰值電流。在橋接配置中，盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，以避免開關(guān)節(jié)點(diǎn) VSSA（HS）引腳出現(xiàn)大的負(fù)瞬變。當(dāng)從遠(yuǎn)處的微控制器驅(qū)動(dòng) EN 引腳時(shí)，建議在 EN 引腳和 GND 之間添加一個(gè) ≥1nF 的小旁路電容以提高抗噪能力。若使用死區(qū)時(shí)間功能，建議將編程電阻 (R_{DT}) 和旁路電容靠近 UCC21530 的 DT 引腳放置，以防止噪聲意外耦合到內(nèi)部死區(qū)時(shí)間電路。
• 接地設(shè)計(jì)：將充電和放電晶體管柵極的高峰值電流限制在最小的物理區(qū)域內(nèi)，以減小環(huán)路電感，降低晶體管柵極端子的噪聲。將柵極驅(qū)動(dòng)器盡量靠近晶體管放置。注意包括自舉電容、自舉二極管、本地 VSSB 參考旁路電容和低端晶體管體/反并聯(lián)二極管的高電流路徑，盡量減小該環(huán)路的長度和面積，以確?？煽窟\(yùn)行。
• 高壓考慮：為了確保初級(jí)和次級(jí)側(cè)之間的隔離性能，避免在驅(qū)動(dòng)器器件