摘要

本文圍繞LDO性能優(yōu)化的關(guān)鍵環(huán)節(jié)展開，系統(tǒng)闡述了從啟動過程控制、不同負載條件下穩(wěn)定工作到瞬態(tài)響應(yīng)提升的全鏈路應(yīng)用技巧。內(nèi)容涵蓋啟動過沖抑制、電子負載在CC/CR模式下的適應(yīng)性優(yōu)化、啟動震蕩改善、負載瞬態(tài)響應(yīng)增強以及多器件并聯(lián)設(shè)計等實用方向。通過結(jié)合原理分析與方法總結(jié)，本文旨在為工程師提供一系列可實施的LDO電路優(yōu)化方案，助力實現(xiàn)更穩(wěn)健、高效的電源設(shè)計。

1 LDO基礎(chǔ)簡介

LDO(Low Dropout Regulator，低壓差線性穩(wěn)壓器)是一種直流線性穩(wěn)壓器，其核心特點是能在極低的輸入輸出電壓差下穩(wěn)定工作。壓差(Dropout Voltage)是指在一定的負載電流下維持額定輸出電壓所需的最小輸入電壓與輸出電壓的差值(即V in -Vout )。例如，壓差為0.2V的LDO，意味著從3.3V輸出穩(wěn)定，輸入電壓只需達到3.5V即可。

典型的LDO包含四個核心部分：基準電壓源、誤差放大器、調(diào)整管和反饋電阻網(wǎng)絡(luò)，構(gòu)成一個閉環(huán)控制系統(tǒng)，電路結(jié)構(gòu)如圖1所示。當(dāng)輸出因負載或輸入變化而偏離設(shè)定值時，反饋電壓隨之變化。誤差放大器檢測到此變化，并反向控制調(diào)整管的導(dǎo)通程度，從而將輸出電壓拉回至目標值，形成一個動態(tài)的、連續(xù)的精密調(diào)節(jié)過程。

上述LDO典型結(jié)構(gòu)是實現(xiàn)穩(wěn)壓功能的基礎(chǔ)，但在實際復(fù)雜的應(yīng)用環(huán)境中需確保自身和后續(xù)負載電路的安全可靠運行，LDO 通常集成了多種重要的保護功能模塊。圖 2 為圣邦微電子公司的SGM2205 [1] 內(nèi)部結(jié)構(gòu)圖，其集成了限流保護、過熱保護、反灌電流保護、快速放電電路等模塊。

LDO的架構(gòu)與工作原理在理論上很清晰，然而，當(dāng)工程師將其投入到真實的電路設(shè)計中時，往往會遇到一系列由實際應(yīng)用條件引發(fā)的挑戰(zhàn)。接下來，本文將聚焦LDO性能優(yōu)化的關(guān)鍵應(yīng)用場景，闡述其相應(yīng)的有效優(yōu)化方案。

2 啟動過沖控制

2.1 產(chǎn)生原理

圖3中LDO的EN端通過上拉電阻和Vin連在一起，Vin從0開始緩慢上升。當(dāng)Ven上升到大于 Vih時，Vout開始有輸出(如圖4中紅色虛線標記)。此時Vin小于Vout_nom+Vdrop，LDO工作在壓差區(qū)， Vout 以Vdrop的壓差跟隨Vin上升，環(huán)路不起作用。當(dāng)Vin上升到大于Vout_nom+Vdrop時，環(huán)路開始調(diào)節(jié)輸出穩(wěn)壓至設(shè)定值。但環(huán)路響應(yīng)需要一定時間，此過程中Vout仍會跟隨Vin上升，因此表現(xiàn)為產(chǎn)生輸出過沖。出現(xiàn)啟動過沖的波形示意如圖5所示。

2.2 抑制方法

若想抑制由于工作狀態(tài)切換(從壓差區(qū)轉(zhuǎn)入穩(wěn)壓區(qū))導(dǎo)致的環(huán)路響應(yīng)速度而引入的輸出過沖問題，一種實現(xiàn)方法是提高 Vin的上升速度，使得 EN 使能Vout輸出時，Vin已經(jīng)迅速升高到大于 Vout_nom+Vdrop，進入穩(wěn)壓區(qū)，進而抑制輸出過沖。波形示意如圖6所示。

另一種實現(xiàn)方法是EN端對地接一個電容，以降低Ven的上升速度，使得EN使能Vout輸出時， Vin已經(jīng)升高到大于Vout_nom+Vdrop，從而消除輸出過沖。波形示意如圖7所示。

3 電子負載CC模式帶載啟動分析

LDO在啟動初始階段，其輸出電流能力并未達到額定最大值，而是隨著輸出電壓Vout的逐漸建立而穩(wěn)步提升。在此過程中，若使用電子負載的恒流(CC)模式并設(shè)置了較大的拉載電流，則可能因LDO尚未具備足夠的帶載能力，導(dǎo)致輸出電壓無法正常建立，從而引發(fā)啟動失敗。

下文對其過程進行分析：

1.當(dāng)電子負載(EL)帶小負載電流(記為Io_small)上電啟動時，LDO最大輸出電流Iout_max>Io_small，參考圖8，假設(shè)Iout_max=50mA，Io_small=10mA，則最多有40mA 的輸出電流可用于給Cout充電，因此可以正常建立Vout。

2.當(dāng)電子負載(EL)帶大負載電流(記為Io_large)上電啟動時，LDO最大輸出電流Iout_max≤Io_large，參考圖9，假設(shè)Iout_max=50mA，Io_large=100mA，由于Iout_max不足以供給 EL 抽取的Io_large，因此一開始Cout存儲的電荷也會被EL全部抽取，此時Vout則跌落到了0V，進而觸發(fā)LDO輸出短路保護。最終EL所能抽取的電流為輸出短路保護的限流值Ishort。由于沒有多余的電流給Cout充電，因此無法正常建立Vout。

4 電子負載CR模式注意點

電子負載的恒阻(CR)模式不是絕對的阻性，僅是模擬電阻特性，其工作原理是先檢測電子負載兩端的電壓，再根據(jù)歐姆定律計算自身需拉載的電流值。然而，在電壓檢測的時間段內(nèi)，負載電流是不確定狀態(tài)。因此，應(yīng)特別注意避免在電子負載開啟瞬間拉載的電流超出LDO的最大輸出電流能力，否則可能導(dǎo)致LDO因過流而觸發(fā)短路保護功能。

5 LDO啟動震蕩改善

5.1 產(chǎn)生原因

LDO啟動過程的啟動電流過大可能導(dǎo)致其輸入電源發(fā)生震蕩，表現(xiàn)為輸入電壓(Vin )出現(xiàn)震蕩或回溝，波形示意如圖10所示。

注意： Vout的啟動平臺為LDO芯片本身的特性，與Vin發(fā)生震蕩這一現(xiàn)象沒有關(guān)系。

5.2 改善方法

1.減小輸出電容

根據(jù)公式 I = Cx·(dU/dt)，若減小輸出電容Cout ，啟動電流則隨之降低，Vin震蕩會有一定改善。

2. 增大輸入電容

增大輸入電容Cin，一方面有利于穩(wěn)定Vin電壓;另一方面降低了Vin的啟動速度，從而降低了 Vout 的啟動速度。由公式I = C·x (dU/dt)可知，降低了Vout的啟動速度可以進一步降低啟動電流，Vin 震蕩可進一步改善。

6 負載瞬態(tài)響應(yīng)優(yōu)化

6.1 增大輸出電容

通常LDO在輸出端并聯(lián)的μF級別大電容，無論何種類型的電容，都存在寄生的等效串聯(lián)電阻(ESR);該 ESR 電阻得到有效利用，依靠大電容及ESR電阻將產(chǎn)生一個零點，合理設(shè)置該零點位置，可以保證系統(tǒng)的穩(wěn)定性。另外由于 PCB 板上和芯片內(nèi)部的連線會寄生出等效串聯(lián)電感(ESL)，也會對 LDO 的瞬態(tài)響應(yīng)造成一定影響。因此考慮負載瞬態(tài)響應(yīng)的過沖/欠沖電壓需要多考慮兩個因素：①電流流經(jīng) ESR 電阻會產(chǎn)生一定壓降，即△VESR;②輸出端的電容還會存在小量寄生的ESL，電感上電流的變化也會產(chǎn)生壓降，從而引起輸出電壓的變化，即△V ESL ，如圖11所示。

采用圖11的電路來分析LDO的瞬態(tài)特性。為便于分析，在LDO的輸出端施加一個從0階躍到最大輸出電流，再從最大輸出電流階躍至0的負載電流值。

圖12展示了負載電流出現(xiàn)階躍后的輸出電壓響應(yīng)示意圖。由圖12可見，如果負載電流Iout有一個從小到大的階躍，輸出電壓會產(chǎn)生一個大的跌落，在△t1時間內(nèi)降低Vdip 。之后輸出電壓開始趨向于平衡狀態(tài)，經(jīng)過△t2時間后，輸出電壓達到穩(wěn)定的平衡狀態(tài)，此時的輸出電壓比輕載情況的輸出電壓低Vdiff (由負載調(diào)整率引入)。如果負載電流出現(xiàn)一個從高到低的階躍，輸出電壓會產(chǎn)生一個大的峰值，在△t4時間內(nèi)上升Vpeak。之后輸出電壓開始趨向于平衡狀態(tài)，經(jīng)過△t5時間后，輸出電壓達到穩(wěn)定的平衡狀態(tài)，此時的輸出電壓比重負載情況的輸出電壓高Vdiff。若對其進行定量分析，則有：

(3)

(4)

式(3)中，△VESR和△VESL分別是輸出電壓變化在輸出電容的ESR電阻和ESL電感上產(chǎn)生的壓降。由式(3)可見，Vdip(peak)是負載電流變化幅度△Iout、響應(yīng)時間△t1(4)，輸出電容Cout和旁路電容Cb的函數(shù)，顯然增大Cout可以減小Vdip(peak)。

式(4)中，BWcl為系統(tǒng)環(huán)路帶寬、Cpar為調(diào)整管柵極電容，△VG為負載階躍變化后調(diào)整管柵極電位的改變量，ISR為調(diào)整管的柵極驅(qū)動電流。下文將進一步分析，增加假負載(即貼片功率電阻)可以增大系統(tǒng)環(huán)路帶寬BWcl，因此減小響應(yīng)時間△t1(4)，從而減小Vdip(peak)。

6.2 增加假負載

圖13給出了系統(tǒng)的交流小信號模型以研究LDO的頻率響應(yīng)特性，此處調(diào)整元件為PMOS管。

為了分析該系統(tǒng)的環(huán)路穩(wěn)定性，需先將圖13中反饋回路的A點斷開，然后再分析系統(tǒng)環(huán)路的傳輸函數(shù)。根據(jù)增益輔助定理，VFB和VREF之間的傳輸函數(shù)為式(5)。

(5)

假設(shè)誤差放大器為一階模型，即只考慮其輸出主極點對系統(tǒng)穩(wěn)定性的影響;Rpar和Cpar分別為誤差放大器和調(diào)整管連接點(即PMOS管柵端)的對地等效電阻和電容;ga和gp分別是誤差放大器和調(diào)整元件的等效跨導(dǎo);ZO是輸出端的等效阻抗，其表達式為式(6)。

(6)

其中，Cout是LDO輸出端外接的大電容，其串聯(lián)等效電阻為RESR;旁路電容Cb(通常為100nF， 即 Cb<>RESR。

結(jié)合式(5)和式(6)可得影響LDO系統(tǒng)穩(wěn)定性的主要零極點如式(7)~式(10)。

(7)

(8)

(9)

(10)

式(7)中，Rds≈1/λID，λ 為PMOS調(diào)整管的溝長調(diào)制系數(shù)，ID為PMOS調(diào)整管的漏電流。注意ID不等同于負載電流IL，還包括了采樣電阻的對地漏電流 Isense_gnd，即ID=IL+Isense_gnd，如圖 14 所示。 通常規(guī)格書中會給出 Isense_gnd的最小值，用以限定空載時主極點的最小值，保證最小系統(tǒng)環(huán)路帶寬以保證穩(wěn)定性。

由式(7)~式(10)可見，主極點 PO 由輸出電容 Cout 和等效負載 RL’(RL’=RL||(R1+R2))并聯(lián)構(gòu)成;極點 Pa 由 Rpar和 Cpar 并聯(lián)構(gòu)成，它處于 LDO 系統(tǒng)的內(nèi)部;極點 Pb 由旁路電容 Cb 和 Cout 的等效寄生電阻 RESR 并聯(lián)構(gòu)成;零點 ZESR 由 RESR和 Cout 串聯(lián)構(gòu)成。

圖15給出了LDO系統(tǒng)的零極點分布示意圖，包括環(huán)路幅頻特性曲線和相頻特性曲線。增加假負載(即在輸出端人為并聯(lián)一個電阻，此時輸出等效負載 RL’減小)，使得主極點頻率(ωp=1/(RL’xCout))增大，零極點分布圖中表現(xiàn)為使主極點 PO 外推，因此穿越頻率 UGF 也往外推，從而增大了系統(tǒng)環(huán)路帶寬BWcl。再由式(4)可推出，系統(tǒng)環(huán)路帶寬 BWcl 增大，響應(yīng)時間 △t1(4) 減小，從而 Vdip(peak) 相應(yīng)減小。

7 LDO并聯(lián)使用

7.1 精度與負載調(diào)整率

兩顆 LDO 并聯(lián)使用時，LDO1 和 LDO2 的精度(Accuracy)與并聯(lián)后輸出電壓的負載調(diào)整率 (Load Regulation)成正比。因此 從負載調(diào)整率的角度考慮，直接并聯(lián)比較適用于高精度的 LDO 。 詳見下面理論分析。

由圖16分析可知，Vout=Vo1–I1xRB=Vo2–I2xRB。則有：

(1)

分析式(1)可得：

由于同一型號的不同樣品之間的精度存在個體差異，因此 Vo1一般不會完全等于 Vo2，即 (Vo1-Vo2)≠0，故RB≠0?？梢妰蓚€平衡電阻RB是必須存在的。如果沒有兩個RB，那么將會通過Vo1(2) 到Vout之間導(dǎo)線的寄生電阻來充當(dāng)RB的功能，但是該寄生電阻非常小，這將導(dǎo)致(I1-I2)會非常大，即其中一顆LDO的輸出電流遠大于另外一顆。這可能導(dǎo)致電流較大的那顆LDO因為功耗過大而觸發(fā)過熱保護。

作為分子的(I1-I2)≠0，意味著I1和I2之間必然存在電流差(稱為均衡電流)。實際應(yīng)用中可以通過設(shè)定均衡電流值來決定RB的大小。

圖 16 中，LDO 的精度為±Acc(%)，固定輸出電壓值為 Vfix。考慮最惡劣的情況，即Vo1=Vfixx(1+Acc)，Vo2=Vfixx(1-Acc)，則 Vo1-Vo2=Vfix x2Acc。設(shè)定 I1和 I2的均衡電流(I1-I2)，由式(1)可 得出：

(2)

由式(2)可見，當(dāng)設(shè)定了某一均衡電流值后，平衡電阻的阻值 RB 與 (Vo1-Vo2) 成正比，從而RB與LDO的精度Acc成正比。

由于負載調(diào)整率=Vout(空載)-Vout(滿載)，因此需要分析空載和滿載條件下的Vout值。

對于圖17，Vo1=Vfixx(1+Acc)，Vo2=Vfixx(1-Acc)，則有 Vo1>Vo2，此時有從 Vo1到Vo2方向的電流(如圖17中藍色虛線)，但 LDO2 沒有吸收電流的能力，因此內(nèi)部電路會控制 LDO2的調(diào)整管關(guān)斷，此時LDO2沒有輸出，即Vout(空載)=Vo1。

如圖18，當(dāng)輸出開始加載電流時，Vout=Vo1–I1xRB。只要 Vout 仍高于 Vo2，LDO2就處于關(guān)斷狀 態(tài)，此時 I1=Iout，因此Vout隨著Iout的增大而下降。當(dāng)Vout下降到小于Vo2時，LDO2開始工作，并 輸出電流 I2，此時Iout=I1+I2，則Vout(滿載)=Vo1–I1xRB=Vo2–I2xRB。

綜上可得，負載調(diào)整率=Vout(空載)-Vout(滿載)=I1xRB，可見負載調(diào)整率與平衡電阻的阻值 RB成正比。

由上文分析可知，RB與LDO的精度Acc成正比，因此可得出：兩顆LDO并聯(lián)使用時，LDO1 和 LDO2的精度與并聯(lián)后輸出電壓的負載調(diào)整率成正比。負載調(diào)整率的值越小，所要求的LDO精度值越小(即高精度)，這也說明了直接并聯(lián)比較適用于高精度的LDO2。

Tips：兩個RB的引入改變了LDO電路系統(tǒng)的零極點情況，對穩(wěn)定性的影響需要進一步評估。

7.2 并聯(lián)LDO的優(yōu)勢

負載電流更大，可支持更大的負載需求;

針對給定的負載電流，電源抑制比(PSRR)更高;

散熱性能更出色;

壓降要求更低。

注意：必須使用一個平衡電阻將每個LDO的輸出連接在一起;在大電流應(yīng)用時，平衡電阻會承受不小的功率，因此選型時需確定合適的額定功率。

8 結(jié)語

LDO的可靠與高效，源于其內(nèi)部環(huán)路與輸入電源、輸出負載及補償網(wǎng)絡(luò)所構(gòu)成系統(tǒng)的協(xié)同優(yōu)化。從啟動到穩(wěn)態(tài)帶載，從瞬態(tài)響應(yīng)到多器件并聯(lián)，每一項性能的提升都建立在對環(huán)路特性與外部條件匹配關(guān)系的深刻理解之上。這要求我們在輸出電容配置、負載特性適配以及補償網(wǎng)絡(luò)設(shè)計之間，作出精準的權(quán)衡，進而采取相應(yīng)的優(yōu)化措施，構(gòu)建穩(wěn)定且高效的電源路徑。

參考文獻

[1] SG Micro Corp. SGM2205 Datasheet [EB/OL]. (2022-8). https://www.sg-micro.com/rect/assets/f75ab42b-df5c-4a29-aa27-f5e64edd45b6/SGM2205.pdf.

[2] SG Micro Corp. SGM2208 Datasheet [EB/OL]. (2022-9). https://www.sg-micro.com/rect/assets/8d8524fc-a95f-4700-b785-32246e828256/SGM2208.pdf.

注釋

1 EN引腳為使能引腳。將EN引腳置高開啟穩(wěn)壓器，置低關(guān)閉穩(wěn)壓器。如果不使用EN引腳，則必須通過連接至IN引腳的外部電阻將該引腳拉高。

2 例如圣邦微電子公司的SGM2208，其規(guī)格書中提供了直接并聯(lián)的應(yīng)用參考電路。[2]

關(guān)于圣邦微電子

圣邦微電子(北京)股份有限公司(股票代碼300661)作為高性能、高品質(zhì)綜合性模擬集成電路供應(yīng)商，產(chǎn)品覆蓋信號鏈、電源管理、傳感器及存儲器等幾大領(lǐng)域。公司擁有38大類近7,000款可銷售型號，為工業(yè)與能源、汽車、網(wǎng)絡(luò)與計算和消費電子等領(lǐng)域提供各類模擬及混合信號創(chuàng)新解決方案。