探究PLL1705與PLL1706：3.3V雙PLL多時鐘發(fā)生器的卓越性能

在電子設(shè)備的復(fù)雜世界中，時鐘發(fā)生器就像是設(shè)備的“心臟起搏器”，為整個系統(tǒng)提供穩(wěn)定而精準(zhǔn)的時鐘信號。今天，我們就來深入探討一下德州儀器（Texas Instruments）推出的兩款低相位噪聲、高性能的3.3V雙PLL多時鐘發(fā)生器——PLL1705和PLL1706。

文件下載：pll1705.pdf

關(guān)鍵特性一覽

輸入輸出特性

PLL1705和PLL1706采用27 - MHz主時鐘輸入，能產(chǎn)生多個系統(tǒng)時鐘輸出。以音頻系統(tǒng)時鐘為例，SCKO0固定為33.8688 MHz，SCKO1可在44.1 kHz時進(jìn)行頻率選擇（16.9344 MHz或33.8688 MHz），SCKO2為256 fS，SCKO3為384 fS，并且支持多種采樣頻率（32、44.1、48、64、88.2、96 kHz）。這樣豐富的輸出選擇，能滿足不同音頻設(shè)備對時鐘頻率的多樣化需求。

誤差與抖動控制

這兩款芯片的輸出時鐘具有零PPM誤差，典型的時鐘抖動僅為50 ps，確保了輸出時鐘的高精度和穩(wěn)定性。在對時鐘精度要求極高的音頻DAC和ADC等設(shè)備中，這樣低的抖動性能顯得尤為重要，能有效減少信號失真，提升音頻質(zhì)量。

電源與控制方式

它們采用3.3V單電源供電，降低了功耗和設(shè)計復(fù)雜度。PLL1705支持并行控制，適合需要快速響應(yīng)和簡單控制邏輯的應(yīng)用場景；而PLL1706則支持串行控制，更便于與微控制器等設(shè)備進(jìn)行通信，實現(xiàn)靈活的配置和控制。

電氣特性詳解

數(shù)字輸入輸出

數(shù)字輸入輸出方面，輸入邏輯與CMOS兼容，具有明確的輸入電壓范圍（VIH為0.7VDD，VIL為0.3VDD）和輸入電流限制（IIH和IIL）。輸出邏輯同樣為CMOS，輸出電壓和電流也有相應(yīng)的規(guī)格要求（如VOH、VOL），以確保與其他數(shù)字電路的良好兼容性。

主時鐘特性

主時鐘頻率穩(wěn)定在27 MHz左右（26.73 - 27.27 MHz），輸入電平（VIH、VIL）和輸入電流（IIH、IIL）都有嚴(yán)格的范圍限制。輸出電壓為3.5 Vp - p，上升時間和下降時間均為2.0 ns，占空比在45% - 55%（晶體振蕩）或50%（外部時鐘）之間，時鐘抖動典型值為50 ps，上電時間為0.5 - 1.5 ms。這些特性保證了主時鐘信號的質(zhì)量和穩(wěn)定性。

PLL交流特性

PLL交流特性方面，不同的系統(tǒng)時鐘輸出頻率根據(jù)采樣頻率進(jìn)行調(diào)整，輸出上升時間和下降時間均為2.0 ns，占空比在45% - 55%之間，輸出時鐘抖動在50 - 100 ps之間。頻率穩(wěn)定時間和上電時間也有明確的規(guī)格，確保了系統(tǒng)時鐘的快速穩(wěn)定和可靠運(yùn)行。

引腳功能與連接

引腳功能

芯片的引腳功能豐富多樣，包括模擬地（AGND）、數(shù)字地（DGND1 - 3）、電源引腳（VCC、VDD1 - 3）、時鐘輸出引腳（MCKO1、MCKO2、SCKO0 - 3）以及控制引腳（FS1、FS2、SR、CSEL等）。每個引腳都有其特定的功能，例如CSEL用于SCKO1頻率選擇控制，F(xiàn)S1和FS2在PLL1705中用于采樣頻率組控制，在PLL1706中則用于串行控制的數(shù)據(jù)輸入和位時鐘輸入。

連接注意事項

在連接時，要注意電源的旁路電容選擇和布局，建議使用一個公共接地連接以避免閂鎖或其他電源相關(guān)問題。對于主時鐘輸入，可以選擇晶體振蕩器或外部時鐘輸入，但如果使用外部時鐘，XT2必須開路。同時，為了避免影響PLL1705/6的抖動性能，建議在所有輸出時鐘上使用外部緩沖器。

工作原理剖析

時鐘生成機(jī)制

PLL1705/6由雙PLL時鐘和主時鐘發(fā)生器組成，從27 - MHz主時鐘生成四個系統(tǒng)時鐘和兩個緩沖的27 - MHz時鐘。主時鐘可以是晶體振蕩器或外部輸入，通過PLL的相位檢測、環(huán)路濾波和VCO等環(huán)節(jié)，實現(xiàn)對系統(tǒng)時鐘頻率的精確控制。

控制模式

PLL1705采用并行控制模式，通過FS1、FS2和SR引腳進(jìn)行采樣頻率組選擇和采樣率選擇；PLL1706采用串行控制模式，通過ML、MC和MD三個引腳進(jìn)行控制，通過16位程序寄存器實現(xiàn)各種功能的配置，如時鐘輸出的使能/禁用、采樣頻率和采樣率的選擇等。

應(yīng)用領(lǐng)域與優(yōu)勢

應(yīng)用場景

PLL1705和PLL1706在MPEG - 2應(yīng)用中表現(xiàn)出色，如DVD播放器、多媒體PC的DVD附加卡、數(shù)字HDTV系統(tǒng)和機(jī)頂盒等。它們能從27 - MHz視頻時鐘為CD - DA DSP、DVD DSP、卡拉OK DSP和DAC等提供音頻系統(tǒng)時鐘，滿足這些設(shè)備對時鐘信號的高精度和穩(wěn)定性要求。

優(yōu)勢體現(xiàn)

這兩款芯片通過消除外部組件，為客戶節(jié)省了成本和空間，同時實現(xiàn)了高性能音頻DAC和ADC所需的極低抖動性能。在實際應(yīng)用中，它們能有效提升音頻設(shè)備的音質(zhì)和穩(wěn)定性，為用戶帶來更好的使用體驗。

作為電子工程師，在設(shè)計相關(guān)音頻設(shè)備時，我們需要充分考慮PLL1705和PLL1706的這些特性和優(yōu)勢，根據(jù)具體的應(yīng)用需求選擇合適的芯片和控制方式，合理進(jìn)行引腳連接和電路布局，以確保設(shè)備的性能和穩(wěn)定性。你在實際應(yīng)用中是否遇到過類似時鐘發(fā)生器的設(shè)計挑戰(zhàn)呢？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。