深度剖析MAX22700 - MAX22702：超高壓共模瞬態(tài)抑制的隔離柵極驅(qū)動(dòng)器

在電力電子領(lǐng)域，隔離柵極驅(qū)動(dòng)器是驅(qū)動(dòng)功率晶體管（如SiC和GaN）的關(guān)鍵組件。今天，我們就來(lái)深入了解一下Analog Devices推出的MAX22700 - MAX22702系列單通道隔離柵極驅(qū)動(dòng)器，看看它有哪些出色的特性和應(yīng)用場(chǎng)景。

文件下載：MAX22700E.pdf

一、產(chǎn)品概述

MAX22700 - MAX22702是一款具有超高共模瞬態(tài)抑制能力（CMTI）的單通道隔離柵極驅(qū)動(dòng)器，典型CMTI值高達(dá)300kV/μs。該系列器件采用Maxim專有的工藝技術(shù)，集成了數(shù)字電流隔離功能，可用于各種逆變器或電機(jī)控制應(yīng)用中驅(qū)動(dòng)碳化硅（SiC）或氮化鎵（GaN）晶體管。

二、產(chǎn)品特性及優(yōu)勢(shì)

2.1 匹配傳播延遲

• 脈沖寬度：支持最小20ns的脈沖寬度，最大脈沖寬度失真僅為2ns。在室溫下，傳播延遲僅為35ns，且器件之間的傳播延遲匹配在2ns以內(nèi)；在-40°C至+125°C的溫度范圍內(nèi)，器件之間的傳播延遲匹配也能控制在5ns以內(nèi)。這種出色的匹配特性有助于減少功率晶體管的死區(qū)時(shí)間，從而提高整體效率。

2.2 高CMTI與強(qiáng)大隔離性能

• 高CMTI：高達(dá)300kV/μs的典型CMTI值，可有效抵抗共模電壓的快速變化，確保在復(fù)雜電磁環(huán)境下的穩(wěn)定工作。
• 隔離耐壓：在8引腳窄體SOIC封裝中，能承受3kVRMS的電壓60秒；在8引腳寬體SOIC封裝中，更是能承受5kVRMS的電壓60秒。此外，窄體封裝能連續(xù)承受600VRMS的電壓，寬體封裝能連續(xù)承受848VRMS的電壓。同時(shí)，在GNDA和VSSB之間還能承受±5kV的浪涌沖擊。

2.3 精確的欠壓鎖定（UVLO）

內(nèi)部對(duì)VDDA和VDDB電源的欠壓情況進(jìn)行監(jiān)測(cè)，當(dāng)檢測(cè)到欠壓時(shí)，輸出會(huì)置為邏輯低電平，關(guān)閉外部功率晶體管。B側(cè)的UVLO還具有內(nèi)部濾波器，可拒絕小于32μs的VDDB干擾。

2.4 多種輸出和輸入選項(xiàng)

• 輸出選項(xiàng)：提供三種輸出選項(xiàng)，分別是柵極驅(qū)動(dòng)器公共引腳GNDB（MAX22700）、米勒鉗位（MAX22701）和可調(diào)欠壓鎖定（MAX22702），可滿足不同應(yīng)用的需求。
• 輸入配置：有差分輸入（D版本）和單端輸入（E版本）兩種配置，可根據(jù)實(shí)際情況靈活選擇。

三、電氣特性

3.1 直流電氣特性

• 電源電壓：VDDA相對(duì)于GNDA的范圍為3 - 5.5V，VDDB在不同型號(hào)和參考條件下有不同的范圍，如MAX22700相對(duì)于GNDB為13 - 28V等。
• 欠壓鎖定閾值：不同電源和器件的欠壓鎖定閾值不同，例如VDDA上升時(shí)的欠壓鎖定閾值VUVLOAP為2.69 - 2.95V。
• 電源電流：A側(cè)和B側(cè)的靜態(tài)和動(dòng)態(tài)電源電流在不同條件下有相應(yīng)的數(shù)值，如VDDA = 5V，INN/EN = VDDA時(shí)，A側(cè)靜態(tài)電源電流IDDA為5 - 6.5mA。
• 邏輯接口：輸入高電壓VIH為0.7 x VDDA，輸入低電壓VIL為0.3 x VDDA等。

3.2 動(dòng)態(tài)特性

• CMTI：典型值為300kV/μs，確保在共模電壓快速變化時(shí)的穩(wěn)定輸出。
• 最小脈沖寬度：為20ns，最大PWM頻率為1MHz。
• 傳播延遲：在不同溫度和負(fù)載條件下，傳播延遲有相應(yīng)的范圍，如室溫下為34 - 35ns。

3.3 靜電放電（ESD）保護(hù)

所有引腳的人體模型ESD保護(hù)能力為±4kV，可有效防止靜電對(duì)器件的損壞。

3.4 絕緣特性

不同封裝的絕緣特性不同，如窄體SOIC封裝的最大重復(fù)峰值隔離電壓VIORM為848VP，最大工作隔離電壓VIOWM為600VRMS等；寬體SOIC封裝的相應(yīng)參數(shù)更高，如VIORM為1200VP，VIOWM為848VRMS等。

四、工作原理與功能詳解

4.1 輸出驅(qū)動(dòng)級(jí)

• 上拉結(jié)構(gòu)：由一個(gè)pMOS晶體管和一個(gè)nMOS晶體管并聯(lián)組成。pMOS晶體管的最大RDSON為4.5Ω，nMOS晶體管在輸出從低到高轉(zhuǎn)換時(shí)短暫導(dǎo)通，提供升壓電流，加快器件的導(dǎo)通速度。
• 下拉結(jié)構(gòu)：由一個(gè)nMOS晶體管組成，MAX22700和MAX22702的nMOS晶體管最大RDSON為1.25Ω，MAX22701的為2.5Ω。對(duì)于MAX22701，當(dāng)OUT和CLAMP引腳都連接到外部功率晶體管的柵極時(shí)，會(huì)有一個(gè)額外的nMOS與下拉nMOS晶體管并聯(lián)，防止外部功率晶體管誤開(kāi)啟。

4.2 數(shù)字隔離

提供基本的電流隔離，可阻止兩個(gè)接地域之間傳輸?shù)?a target="_blank">數(shù)字信號(hào)中的高壓/大電流瞬變。不同封裝的隔離耐壓能力不同，能承受較大的接地電位差和高達(dá)5kV的浪涌電壓，在差分接地電位變化高達(dá)300kV/μs時(shí)仍能保持?jǐn)?shù)據(jù)傳輸?shù)耐暾浴?/p>

4.3 單向通道與有源下拉

具有單向通道，數(shù)據(jù)只能單向傳輸。輸出驅(qū)動(dòng)器中的兩個(gè)內(nèi)部晶體管采用推挽式操作，并具有有源下拉功能，當(dāng)任一側(cè)電源處于欠壓鎖定狀態(tài)時(shí)，可關(guān)閉外部功率晶體管，防止其在啟動(dòng)或欠壓時(shí)誤開(kāi)啟。

4.4 INN與EN功能

• MAX2270_D：采用差分PWM輸入（INP和INN），可拒絕輸入干擾，防止輸出誤開(kāi)啟。當(dāng)檢測(cè)到任一輸入有干擾時(shí)，輸出保持前一個(gè)值。
• MAX2270_E：采用單端輸入（IN）和有源低電平輸入使能（EN）。EN引腳可將輸出快速置為邏輯低電平，關(guān)閉外部功率晶體管，直到PWM輸入（IN）接收到邏輯高信號(hào)。

4.5 欠壓鎖定（UVLO）

內(nèi)部對(duì)VDDA和VDDB電源進(jìn)行監(jiān)測(cè)，當(dāng)檢測(cè)到欠壓時(shí)，輸出置為邏輯低電平，關(guān)閉外部功率晶體管。B側(cè)的UVLO具有內(nèi)部濾波器，可拒絕小于32μs的VDDB干擾。

4.6 熱關(guān)斷

當(dāng)器件的結(jié)溫超過(guò)+160°C（典型值）時(shí)，進(jìn)入熱關(guān)斷狀態(tài)，輸出置為邏輯低電平，關(guān)閉外部功率晶體管。

4.7 有源米勒鉗位（僅MAX22701）

可防止由米勒電流引起的外部功率晶體管誤開(kāi)啟。當(dāng)外部低側(cè)晶體管關(guān)閉后，外部高側(cè)晶體管開(kāi)啟時(shí)，若米勒鉗位引腳電壓降至2V閾值以下，內(nèi)部米勒鉗位晶體管開(kāi)始導(dǎo)通，為米勒電流提供低阻抗路徑，將其引導(dǎo)至VSSB。

4.8 可調(diào)欠壓鎖定（僅MAX22702）

可通過(guò)在VDDB和ADJ之間以及ADJ和外部功率晶體管接地之間連接外部電阻來(lái)設(shè)置用戶自定義的B側(cè)UVLO。公式為(V_{ADJ_UVLO}=2×(1+R2/R1))，其中R1連接在VDDB和ADJ之間，R2連接在ADJ和外部功率晶體管接地之間。

五、應(yīng)用信息

5.1 電源排序

不需要特殊的電源排序，VDDA和VDDB可獨(dú)立設(shè)置兩側(cè)的邏輯電平，每個(gè)電源可在整個(gè)指定范圍內(nèi)工作，不受另一側(cè)電源電平或有無(wú)的影響。

5.2 電源去耦

為減少紋波和數(shù)據(jù)錯(cuò)誤的可能性，需在VDDA和VDDB與GNDA和VSSB之間分別并聯(lián)1nF、0.1μF和1μF的低ESR和低ESL陶瓷電容。在B側(cè)，建議將1nF和1μF電容靠近VSSB引腳放置，0.1μF電容靠近VDDB引腳放置。在較高電源電壓和數(shù)據(jù)速率下工作時(shí)，可在VDDB引腳和VSSB引腳之間放置一個(gè)68nF 1206 C0G/NP0電容，并在VDDB和VSSB之間添加一個(gè)22μF的儲(chǔ)能電容。

5.3 布局考慮

• 走線：輸入/輸出走線應(yīng)盡可能短，避免使用過(guò)孔以保持低信號(hào)路徑電感。
• 位置：將柵極驅(qū)動(dòng)器盡可能靠近外部功率晶體管放置，以減少走線電感，避免輸出振鈴。
• 接地平面：在高速信號(hào)層下方設(shè)置實(shí)心接地平面，在VSSB引腳旁邊設(shè)置實(shí)心接地平面，并使用多個(gè)VSSB過(guò)孔以減少寄生電感，最小化輸出信號(hào)的振鈴。
• 隔離：保持MAX22700 - MAX22702下方的區(qū)域無(wú)接地和信號(hào)平面，避免A側(cè)和B側(cè)之間的任何電流或金屬連接破壞隔離。

5.4 功率耗散計(jì)算

A側(cè)所需電流取決于VODA電源電壓和數(shù)據(jù)速率，B側(cè)所需電流取決于VDDB電源電壓、數(shù)據(jù)速率和負(fù)載條件?？傠娏鞯扔凇盁o(wú)負(fù)載”電流（與電壓和數(shù)據(jù)速率有關(guān)）和“負(fù)載電流”之和，負(fù)載電流計(jì)算公式為(I{CL}=C{L}×f{SW}×V{DDB})?？偣β屎纳⒂?jì)算公式為(P{D}=V{DDA}×I{DDA}+V{DDB}×I_{DDB})。

5.5 柵極驅(qū)動(dòng)器輸出電阻

在柵極驅(qū)動(dòng)器應(yīng)用中，需要在MAX22700 - MAX22702輸出和功率晶體管柵極之間連接外部串聯(lián)電阻（RON和ROFF），以控制功率晶體管的導(dǎo)通和關(guān)斷時(shí)間，優(yōu)化開(kāi)關(guān)效率和EMI性能。同時(shí)，這些電阻還可幫助限制由PCB布局和器件封裝引腳的寄生電感和電容引起的振鈴。

5.6 驅(qū)動(dòng)GaN晶體管

MAX22701和MAX22702的高CMTI額定值（300kV/μs典型值）和5ns（最大）的傳播延遲匹配特性使其非常適合驅(qū)動(dòng)GaN器件。MAX22702還具有可調(diào)的B側(cè)UVLO，可適應(yīng)GaN器件的低柵極驅(qū)動(dòng)電壓。在驅(qū)動(dòng)GaN器件時(shí)，需要正電源（VDDB）和負(fù)電源（VSSB），并在輸出端串聯(lián)一個(gè)電容以提供啟動(dòng)時(shí)的升壓電流，同時(shí)并聯(lián)一個(gè)二極管以提供放電路徑。布局上應(yīng)將柵極驅(qū)動(dòng)器靠近GaN器件放置，以最小化串聯(lián)電感和減小柵極驅(qū)動(dòng)回路面積，并在VDDB和VSSB引腳上進(jìn)行良好的去耦。

六、總結(jié)

MAX22700 - MAX22702系列隔離柵極驅(qū)動(dòng)器憑借其超高的CMTI、出色的傳播延遲匹配、強(qiáng)大的隔離性能、精確的UVLO以及多種輸出和輸入選項(xiàng)，為各種逆變器和電機(jī)控制應(yīng)用提供了可靠的解決方案。在設(shè)計(jì)過(guò)程中，合理考慮電源排序、去耦、布局、功率耗散和輸出電阻等因素，能夠充分發(fā)揮該系列器件的性能優(yōu)勢(shì)，提高系統(tǒng)的穩(wěn)定性和效率。大家在實(shí)際應(yīng)用中是否也遇到過(guò)類似器件的使用問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。