【博主簡介】本人“愛在七夕時”，系一名半導(dǎo)體行業(yè)質(zhì)量管理從業(yè)者，旨在業(yè)余時間不定期的分享半導(dǎo)體行業(yè)中的：產(chǎn)品質(zhì)量、失效分析、可靠性分析和產(chǎn)品基礎(chǔ)應(yīng)用等相關(guān)知識。常言：真知不問出處，所分享的內(nèi)容如有雷同或是不當(dāng)之處，還請大家海涵。當(dāng)前在各網(wǎng)絡(luò)平臺上均以此昵稱為ID跟大家一起交流學(xué)習(xí)！

晶圓背面金屬化工藝(以下簡稱“背金工藝”)是一種與其他物理和化學(xué)工藝相結(jié)合的綜合技術(shù)。也是降低功率器件的功率損耗，提高電子產(chǎn)品的功率利用率是一項重要技術(shù)。它還為新產(chǎn)品(例如太陽能電池，微計算機(jī)處理(MEMS))奠定了基礎(chǔ)。

目前，軍事，航空，航天等領(lǐng)域的電路中的許多模塊要求芯片和其他基本電子部件的背面具有可焊接性，以滿足焊接和組裝后的高可靠性要求。晶圓背面金屬化技術(shù)在中國已經(jīng)相當(dāng)成熟，但仍處于單芯片開發(fā)階段。那具體來講，晶圓背金工藝技術(shù)到底是個啥，對芯片的制造有哪些用處和影響等等，這就是本章節(jié)我要跟大家分享的主題了。

一、背金工藝技術(shù)的介紹

背金，英文全稱：Backside Metallization，簡稱：BSM，部分場景也會稱作：BM，中文全稱：背面金屬化。而背金工藝是晶圓背面淀積金屬化過程的一種工藝技術(shù)，晶圓經(jīng)過減薄后，用PVD的方法（濺射和蒸鍍）在晶圓的背面鍍上金屬。它的主要目的在于通過金屬層的特性提升芯片的散熱性能、機(jī)械穩(wěn)定性以及與外部電路的連接能力，從而確保芯片的可靠性與工作效率。

二、背金（BSM）的金屬組成

為實現(xiàn)良好附著、防止擴(kuò)散及優(yōu)化焊接，背金（BSM）層通常采用多層結(jié)構(gòu)，每層功能各異。一般會有黏附層、阻擋層和防氧化層（焊接層）三層金屬組成，其中：

1、黏附層：通常是A，T或C等金屬，主要是為了與S片背面有良好的結(jié)合力，并且降低歐姆接觸的阻值。如果T與硅的結(jié)合力不好，會造成金屬層剝離與阻抗四上升等問題。

2、阻擋層：是位于黏附層之上，通常是純Ni或NiV合金，作用是防止金屬的擴(kuò)散，避免因擴(kuò)散形成的高阻化合物影響器件性能。

3、防氧化層（焊接層）：作為最外層，通常是Ag，Au，需具備良好的導(dǎo)電導(dǎo)熱性、抗氧化性以及與焊料的潤濕性，該層直接參與后續(xù)的芯片焊接或粘接過程。常見的組合有:

a. MOSFET需求的鈦(20-200nm)/鎳(200-400nm)/銀 (100-2000nm)，即：Ti/NiV/Ag

b. IGBT需求的鋁/鈦/鎳釩/銀，即：(AI/Ti/NiV/Ag)等等。

在一些高端應(yīng)用中，背金（BSM）結(jié)構(gòu)可能更為復(fù)雜，包含種子層或多層組合，以適應(yīng)高溫、高功率等苛刻工作條件。

三、背金（BSM）工藝流程

完整的背金（BSM）工藝包含一系列精密步驟，確保金屬層與硅基底牢固結(jié)合并發(fā)揮預(yù)期功能。所以，總結(jié)歸納其主要流程有如下四個：

如上圖，步驟為： Tape → Grinding → Si Etch → Detape → Pre-Treatment → Back Metal 即：貼膠紙→減薄→硅刻蝕→撕膠紙→預(yù)處理→背面金屬化；

1、Tape（貼膠紙）

在晶圓正面貼上下圖所示的藍(lán)色膠帶，保護(hù)晶圓正面的圖形。

加工完產(chǎn)品后，需要逐片檢查貼膜質(zhì)量，要求整張膜下面都沒有氣泡，貼膜在硅片表面的顏色要均勻、一致，硅片邊緣的膜要切割整齊、光滑，膜的邊緣和硅片邊緣一致，上述任何一項不滿足， 都要撕掉膜，重新貼膜。

2、Grinding（減薄）

將硅片背面研磨，減薄到適宜厚度，采用機(jī)械拋光的方法；

表面研磨的目的是利用物理原理將晶片表面改善，使之變得更光滑、更平整，以減少背金后造成的缺陷，提高金屬覆蓋層的穩(wěn)定性及可靠性，潔凈表面也會有助于金屬的真空貼裝及準(zhǔn)備工作。

3、Si Etch（硅刻蝕）

在背面減薄之后，硅片背面會有很多缺陷，并且有硅粉殘留。此時wafer內(nèi)部應(yīng)力很大，容易碎片，硅腐蝕可以消除其內(nèi)部應(yīng)力，并且使其表面粗糙度更大，金屬更容易在其上淀積。

常用硝酸和氫氟酸進(jìn)行刻蝕處理，方程式為：

Si+HNO3+6HF=H2SiF6+H2NO2+H2O+H2；

4、Detape（撕膠紙）

此工序就比較簡單了，在此就不過多贅述了；

5、Pre-Treatment（預(yù)處理）

硅片背面的清潔度對種子層金屬與Si的結(jié)合力影響很大，因此要保證足夠的清潔，一般用BOE洗去硅表面的自然氧化層。此步驟對保證金屬與硅的結(jié)合強(qiáng)度至關(guān)重要。

6、Back Metal（背面金屬化）

背面金屬化這是核心步驟，通常采用物理氣相沉積法，如電子束蒸發(fā)或磁控濺射兩種方法，在真空腔體內(nèi)，依次沉積多層金屬薄膜。

最常見的是用電子束蒸發(fā)的方法，將被蒸鍍的晶片內(nèi)部的金屬原料以特定的方式熱鍍至晶片的表面，以形成一層薄膜覆蓋;金屬的鍍膜厚度通常介于10~30微米之間。

以Ti/Ni/Au（Ag）為例，當(dāng)前我曾見過的對應(yīng)的金屬厚度為：

Ti1k?，Ni3.5k?，Au（Ag）1k?（6k?），當(dāng)然厚度可以根據(jù)具體的場景而不同。

其實，嚴(yán)格來講，在做完Back Metal（背面金屬化）后，是還有一道叫“轉(zhuǎn)染”的工序，它的主要作用是清除金屬覆蓋層上的金屬殘渣，以避免在后續(xù)制程中晶片表面發(fā)生斷裂及缺陷，也是比較重要的呢。

四、背金（BSM）工藝基礎(chǔ)知識介紹

以下就是本章節(jié)主要跟大家分享的內(nèi)容了，希望有興趣的朋友或是同行可以一起交流學(xué)習(xí)：

因為本培訓(xùn)資料章節(jié)太多，完整版如有朋友有需要，可私信我邀請您加入我“知識星球”免費(fèi)下載PDF版本。注意：此資料只可供自己學(xué)習(xí)，不可傳閱，平臺有下載記錄，切記！歡迎加入后一起交流學(xué)習(xí)。

五、背金（BSM）工藝的優(yōu)缺點

1、優(yōu)點:

a. 散熱性能提升

背面金屬層（如銀、金）具有高導(dǎo)熱性，能快速導(dǎo)出芯片工作時產(chǎn)生的熱量，降低熱應(yīng)力，尤其適用于高功率器件（如CPU、IGBT）和LED封裝。

b. 機(jī)械穩(wěn)定性增強(qiáng)

金屬層可加固減薄后的晶圓，減少后續(xù)加工或使用中的破碎風(fēng)險，提高封裝整體可靠性。

c. 優(yōu)化電學(xué)連接

金屬層（如鈦）與硅形成良好的歐姆接觸，降低接觸電阻，同時為焊接或?qū)щ娔z提供穩(wěn)定界面，提升電氣連接性能。

d. 抗環(huán)境干擾

金屬覆蓋層能保護(hù)芯片背面免受氧化、污染及電磁干擾，延長器件壽命。

e. 工藝兼容性高

多層金屬結(jié)構(gòu)（如Ti/Ni/Ag）設(shè)計靈活，可適配不同應(yīng)用需求（如功率器件或太陽能電池）。

2、缺點

a. 成本高昂

需專用設(shè)備（如電子束蒸發(fā)臺）和貴金屬材料（如銀、金），工藝復(fù)雜，對生產(chǎn)環(huán)境（真空度、清潔度）要求嚴(yán)苛。

b. 工藝控制難度大

易因清潔不徹底、真空泄漏等問題導(dǎo)致金屬層剝離（Peeling）或濺源缺陷，影響良率。

c. 潛在性能影響

金屬層可能吸收部分能量，對某些敏感電學(xué)參數(shù)（如高頻信號）產(chǎn)生細(xì)微干擾。

d. 環(huán)境敏感性

金屬層（如銀）易氧化或受污染，需嚴(yán)格存儲條件，否則可能出現(xiàn)黃斑、白斑等缺陷。

e. 厚度與均勻性挑戰(zhàn)

金屬層過薄或分布不均可能導(dǎo)致附著力不足，需精確控制參數(shù)（如預(yù)熱溫度、蒸發(fā)速率）。

背金（BSM）工藝雖在散熱、機(jī)械強(qiáng)度和電學(xué)性能上優(yōu)勢顯著，但其高成本和工藝復(fù)雜性限制了其在成本敏感型產(chǎn)品中的應(yīng)用。未來發(fā)展方向可能聚焦于材料創(chuàng)新（如替代貴金屬）和工藝優(yōu)化（如減少缺陷率）。

六、晶圓背金（BSM）脫落品控標(biāo)準(zhǔn)

前面講過，鈦（Ti）在半導(dǎo)體封裝中常用作黏附層，因為它與許多半導(dǎo)體材料和金屬都有良好的結(jié)合力。對于Si和SiC，Ti通常都能形成穩(wěn)定的親和性很好的化合物，從而提供良好的黏附效果。

而SiC是一個比較硬的材料，具有更高的化學(xué)穩(wěn)定性。這可能導(dǎo)致Ti與SiC的結(jié)合力略低于與Si的結(jié)合力，但差異可能不大，關(guān)鍵的評估指標(biāo)通常是背金（BSM）層的剝離強(qiáng)度或脫落比例。

SiC 背金（BSM）金屬體系較多，Ti是非常常見的黏附層，Ti/Ni/Ag或者其他金屬都可以，其他的金屬層如Ni和Ag也常用作導(dǎo)電層和焊接層。

通常會基于以下幾點考慮：

a. 結(jié)合強(qiáng)度：確保背金（BSM）與SiC有良好的結(jié)合力；

b. 熱和電性能：金屬應(yīng)該有良好的熱和電導(dǎo)性；

c. 可靠性：考慮金屬之間可能的擴(kuò)散和反應(yīng)，選擇能夠在所需的工作溫度和環(huán)境中提供穩(wěn)定性的金屬體系。

所以，在背金（BSM）工藝中，脫落比例和脫落強(qiáng)度是衡量產(chǎn)品質(zhì)量的重要指標(biāo)：

1、脫落比例標(biāo)準(zhǔn)

在背金（BSM）工藝中，單個芯片鍍層脫落的比例是一個關(guān)鍵的質(zhì)量控制點，根據(jù)行業(yè)實踐，單個芯片鍍層脫落≥10%被視為不良。此外，整個圓片鍍層脫落的比例也是一個考量因素，整個圓片鍍層脫落≥5%同樣被視為不良。

2、脫落強(qiáng)度標(biāo)準(zhǔn)

背金（BSM）工藝中，背面（BSM）金屬與硅片背面的粘附性是至關(guān)重要的。在傳統(tǒng)的背金（BSM）工藝中，由于超薄硅片的過度研磨、金屬附著面的粗糙度不匹配、單層金屬蒸鍍等問題，直接降低了背面金屬與硅片背面的粘附性，造成了硅片的早期失效。因此，提高背金（BSM）工藝的可靠性和良率是工藝優(yōu)化的重要目標(biāo)。

通過優(yōu)化工藝，如背面粗糙化和背面金屬蒸鍍工藝，可以提高背面金屬層的粘附性。例如，通過多層金屬（Ti, Ni, Ag）的系統(tǒng)選擇和工藝參數(shù)的重新設(shè)定，可以提高背面金屬層的粘附性。這些標(biāo)準(zhǔn)和實踐表明，背金（BSM）工藝中對脫落比例和脫落強(qiáng)度的控制是非常嚴(yán)格的，以確保半導(dǎo)體的產(chǎn)品的可靠性和性能。

七、芯片背金（BSM）脫落的影響（Impact of Peeling）

內(nèi)行的朋友都知道：背金/背銀層的主要作用是歐姆接觸（導(dǎo)電）、散熱通道以及共晶/粘貼附著界面。一旦發(fā)生脫落，會在晶圓減薄、劃片（Dicing）、固晶（Die Attach）及最終使用階段引發(fā)嚴(yán)重后果，具體帶來的影響有如下幾點：

1、電性能失效 (Electrical Failure)

接觸電阻增大 (High Rdson/Vf): 對于垂直結(jié)構(gòu)器件（如Power MOSFET, IGBT, 二極管），電流需要從芯片背面流出。背金（BSM）脫落會導(dǎo)致有效接觸面積減小，接觸電阻急劇上升，導(dǎo)致器件壓降（Vf/Rdson）超標(biāo)。

開路 (Open Circuit): 嚴(yán)重脫落會導(dǎo)致芯片與引線框架（Leadframe）完全斷開，造成開路失效。

2、熱性能失效 (Thermal Failure)

熱阻增加 (Increased Rth): 背金（BSM）是熱量傳導(dǎo)的關(guān)鍵界面。脫落會導(dǎo)致芯片與基板之間產(chǎn)生空氣隙（Air Gap），極大增加熱阻。

過熱燒毀: 在大功率工作下，熱量無法及時導(dǎo)出，導(dǎo)致結(jié)溫（Junction Temperature）過高，引發(fā)熱擊穿或燒毀。

3、封裝工藝良率損失 (Process Yield Loss)

固晶失效 (Die Attach Failure): 在Die Bond工藝中，如果背金（BSM）附著力差，銀漿或焊料無法潤濕芯片背面，導(dǎo)致Die Shear（剪切力）強(qiáng)度不足，芯片在后續(xù)打線（Wire Bond）或模塑（Molding）過程中位移或飛出（Die Fly）。

劃片崩缺 (Dicing Chipping): 附著力差的金屬層在劃片刀的高速切割下容易卷邊、撕裂，甚至帶動硅襯底崩缺。

4、可靠性風(fēng)險 (Reliability Risks)

分層 (Delamination): 在回流焊（Reflow）或溫度循環(huán)（TC）測試中，由于熱膨脹系數(shù)（CTE）不匹配，微小的脫落會擴(kuò)展為大面積分層，導(dǎo)致“爆米花效應(yīng)”（Popcorn Effect）。

八、芯片背金（BSM）脫落不良的發(fā)生原因（Root Causes）

導(dǎo)致背金（BSM）脫落的原因通常涉及晶圓表面狀態(tài)、沉積工藝和后續(xù)熱處理三個方面：

1、晶圓表面處理不當(dāng) (Pre-treatment Issues)

a. 有機(jī)污染/氧化層

硅片背面在沉積金屬前未清洗干凈，殘留的有機(jī)物、切削液、手指印或自然氧化層（Native Oxide）會阻隔金屬原子與硅原子的結(jié)合。

b. 表面粗糙度 (Roughness)

（1). 過光滑: 經(jīng)過過度拋光（Polishing）的硅表面缺乏機(jī)械互鎖（Mechanical Interlocking）結(jié)構(gòu)，物理附著力較差。

（2). 損傷層: 減?。˙ack Grinding）后未有效去除損傷層（Damage Layer），導(dǎo)致金屬層附著在松動的硅晶格上。

2、沉積工藝異常 (Deposition Process Issues)

a. 真空度不足

蒸發(fā)（Evaporation）或濺射（Sputtering）時真空度不夠，導(dǎo)致殘余氣體（如氧氣、水汽）摻入金屬膜，形成氧化物夾雜，削弱附著力。

b. 溫度控制

沉積時晶圓溫度過低，金屬原子動能不足，無法形成致密的薄膜；溫度過高可能導(dǎo)致光刻膠（如有）碳化或應(yīng)力過大。

c. 應(yīng)力失配

沉積速率過快或膜厚設(shè)計不合理，導(dǎo)致金屬內(nèi)部積累巨大的內(nèi)應(yīng)力（Tensile or Compressive Stress），當(dāng)應(yīng)力超過附著力時即發(fā)生自發(fā)剝離。

d. 阻擋層缺失

對于金/銀等不活潑金屬，直接沉積在硅上附著力極差。如果沒有鈦（Ti）、鉻（Cr）、鎳（Ni）或鈦鎢（TiW）作為粘附層（Adhesion Layer），極易脫落。

3、后續(xù)工藝影響 (Post-Process Impact)

a. 合金化/燒結(jié)不足

沉積后的退火（Sintering/Alloying）溫度或時間不足，未能形成牢固的金屬硅化物（Silicide）合金層。

b. 劃片水壓過大

在劃片清洗過程中，高壓清洗水流直接沖擊切口邊緣，如果邊緣附著力稍弱，會被沖起剝落。

九、芯片背金（BSM）脫落的失效機(jī)理（Mechanism）

背金（BSM）脫落的微觀失效機(jī)理主要可以歸納為以下三大類：

1、界面結(jié)合力不足 (Weak Interface Bonding)

a. 范德華力失效

這是物理吸附的主要力量。當(dāng)界面存在沾污時，金屬原子無法靠近硅原子到足以產(chǎn)生強(qiáng)范德華力的距離。

b. 化學(xué)鍵缺失

理想的背金（BSM）工藝（如Ti/Ni/Ag）中，底層Ti會與Si反應(yīng)生成TiSi?（鈦硅化物），形成極強(qiáng)的共價鍵化學(xué)錨定。如果界面有氧化硅（SiO?）阻擋，無法形成硅化物，附著力將大幅下降。

2、應(yīng)力釋放 (Stress Relaxation)

金屬薄膜與硅襯底的CTE（熱膨脹系數(shù)）差異巨大（Si: ~2.6ppm/°C, Al: ~23ppm/°C, Au: ~14ppm/°C）。在經(jīng)歷冷熱沖擊時，界面產(chǎn)生巨大的剪切應(yīng)力（Shear Stress）。當(dāng) 剪切應(yīng)力 > 界面結(jié)合強(qiáng)度 時，發(fā)生分層脫落。

3、柯肯達(dá)爾效應(yīng) (Kirkendall Effect) - 針對多層金屬

在高溫老化過程中，如果阻擋層（如Ni）失效，不同金屬層之間擴(kuò)散速率不同，會在界面處形成微空洞（Voids），導(dǎo)致機(jī)械強(qiáng)度變?nèi)踹M(jìn)而剝離。

十、芯片背金（BSM）脫落不良的檢測與攔截（Detection & Screening）

其實，講到如何在出貨前攔截芯片背金（BSM）脫落不良的問題，應(yīng)該說是仁者見仁，智者見智吧。因為每家半導(dǎo)體公司的制程工藝質(zhì)量管理都有自己一套定律和手段的，在此，只能綜合歸納一下現(xiàn)比較常見的檢測與攔截方法：

1、在線監(jiān)控 (In-line Monitor)

a. 百格測試 (Cross-Hatch Tape Test)

這是最經(jīng)典的一種方法，在晶圓陪片（Dummy Wafer）或邊緣區(qū)域用刀片劃出網(wǎng)格，貼上3M 600或610膠帶，迅速撕下，觀察有無金屬格脫落。（標(biāo)準(zhǔn)：ASTM D3359）

b. 劃痕測試 (Scratch Test)

使用硬度計或?qū)Ｓ锰结樤谀颖砻媸┘訅毫潉?，檢測膜層破裂或剝離的臨界載荷。

c. 外觀檢查 (Visual Inspection)

顯微鏡下觀察金屬層是否有起泡（Blistering）、變色或邊緣卷起。

2、破壞性測試 (Destructive Test)

a. 煮沸實驗 (Boiling Test)

將晶圓放入沸水中煮一定時間（如1小時），取出后做Tape Test。這是模擬惡劣環(huán)境下水汽侵入界面的能力。

b. Die Shear Test (固晶剪切力)

將芯片粘貼在基板上，推刀測試芯片受力脫落時的模式，若發(fā)生硅裂（Silicon fracture）或膠裂（Cohesive failure）即為合格，但如果發(fā)生金屬層與硅面分離（Metal peeling from Si）即為不合格。

十一、芯片背金（BSM）脫落不良的驗證方法 (Verification Methods)

當(dāng)發(fā)生背金（BSM）脫落問題并導(dǎo)入改善措施后，需進(jìn)行以下驗證：

1、可靠性驗證 (Reliability Qualification)

a. TC (Thermal Cycling):

-55°C ~ 150°C, 500-1000 cycles；

b. PCT (Pressure Cooker Test) / HAST

高溫高濕高壓下，加速水汽滲透，驗證抗腐蝕和抗剝離能力；

c. HTS (High Temp Storage)

高溫存儲，驗證金屬間化合物擴(kuò)散導(dǎo)致的空洞剝離；

2、微觀結(jié)構(gòu)分析 (FA)

a. SEM/EDX

觀察剝離界面。如果剝離面上只有硅，說明金屬完全沒沾上；如果有金屬殘留，需分析斷裂發(fā)生在哪一層（如Ti與Ni之間，還是Ti與Si之間）；

b. FIB (聚焦離子束)

切片觀察界面是否有氧化層、空洞或微裂紋；

c. AES/XPS

分析界面極薄的化學(xué)成分，檢測是否有C（有機(jī)沾污）或O（氧化）元素富集。

十二、芯片背金（BSM）脫落不良的預(yù)防與改善對策 (Prevention & Improvement)

1、表面處理優(yōu)化

a. 加強(qiáng)清洗

在蒸鍍/濺射前，必須進(jìn)行嚴(yán)格的化學(xué)清洗（如HF酸洗去除原生氧化層）；

b. 原位反濺 (In-situ Sputter Etch)

在PVD機(jī)臺真空腔體內(nèi)，鍍膜前先用氬氣（Ar）等離子體轟擊硅片表面，物理去除表面氧化層和吸附水，并活化表面（增加表面能）。這是解決背金脫落最有效的手段之一；

2、膜層結(jié)構(gòu)設(shè)計

a. 引入粘附層

必須使用Ti、Cr、TiW等與硅親和力強(qiáng)的金屬打底。推薦結(jié)構(gòu)：Ti/Ni/Ag 或 Cr/Ni/Au；

b. 優(yōu)化厚度

粘附層不宜過厚（通常幾百埃 ?），過厚會增加內(nèi)應(yīng)力；也不宜過薄，需保證覆蓋率。

3、工藝參數(shù)調(diào)整

a. 基板加熱

沉積過程中適當(dāng)加熱晶圓（如150°C-300°C），增加原子遷移率，促進(jìn)界面合金化反應(yīng)，形成牢固的鍵合；

b. 控制粗糙度

背面減薄工藝（Backgrinding）后，通過拋光或濕法腐蝕（Stress Relief Etch）控制在一個適宜的粗糙度范圍（Ra 0.1~0.4μm 左右通常較好，具體視膠體和金屬而定），既去除損傷層又保留一定的機(jī)械互鎖能力；

4、烘烤與合金化

沉積后進(jìn)行退火處理（Annealing），溫度通常在400°C左右（視共晶點而定），使界面金屬與硅相互擴(kuò)散形成硅化物，這是將“物理吸附”轉(zhuǎn)變?yōu)椤盎瘜W(xué)鍵合”的關(guān)鍵步驟。

十三、背金（BSM）工藝的技術(shù)特點與應(yīng)用領(lǐng)域

背金（BSM）工藝作為一項關(guān)鍵封裝技術(shù)，具有鮮明的技術(shù)特點和廣泛的應(yīng)用前景，同時也面臨一定的挑戰(zhàn)。

該工藝的主要優(yōu)點包括：顯著提升芯片的散熱能力，降低工作溫度；增強(qiáng)芯片機(jī)械強(qiáng)度與封裝整體可靠性；提供穩(wěn)定、低阻的背面電學(xué)接觸界面；保護(hù)芯片背面免受環(huán)境污染；有利于后續(xù)的真空貼裝等工藝步驟。

然而，背金（BSM）工藝也存在一些缺點與挑戰(zhàn)：工藝成本較高，涉及專用設(shè)備（如電子束蒸發(fā)臺）和高端材料；工藝控制復(fù)雜，易受真空度、清潔度等因素影響，可能產(chǎn)生金屬層剝離（Peeling）、濺源等缺陷；金屬層的引入可能對某些極端敏感的電學(xué)參數(shù)產(chǎn)生細(xì)微影響。

目前，背金（BSM）工藝主要應(yīng)用于以下領(lǐng)域：功率半導(dǎo)體器件，如電動車電機(jī)控制器、變頻空調(diào)中的IGBT和MOSFET，這些器件發(fā)熱量大，對散熱要求極高；高端計算芯片，如CPU、GPU處理器，需要高效的散熱和穩(wěn)定的封裝連接；LED封裝，以提高散熱效能和延長壽命；太陽能電池板，提升其轉(zhuǎn)換效率和長期可靠性。

十四、寫在最后面的話

總體來講，芯片背金（BSM）工藝是晶圓后端封裝的關(guān)鍵工序之一，核心是在晶圓背面（與器件面相對）沉積金屬層（通常為 Ti/Ni/Au 或 Cr/Ni/Au 多層結(jié)構(gòu)），作用是增強(qiáng)芯片與基板的導(dǎo)電性、散熱性及粘接可靠性，常見于功率器件、高頻芯片等對電氣 / 熱性能要求較高的產(chǎn)品。該工藝一般通過磁控濺射或蒸發(fā)鍍膜實現(xiàn)，需嚴(yán)格控制金屬層厚度、附著力及表面平整度，以適配后續(xù)的 Die Bond（芯片粘接）工序。

背金（BSM）脫落是該工藝的典型不良，核心誘因分為三類：

1、工藝制程缺陷

晶圓背面預(yù)處理（如去膠、清洗）不徹底，殘留有機(jī)雜質(zhì) / 顆粒導(dǎo)致金屬層與晶圓基底附著力不足；鍍膜過程中真空度不足、溫度波動大，造成金屬層結(jié)晶不良、分層。

2、材料匹配性問題

背金（BSM）金屬層與晶圓襯底（如 Si、SiC）的熱膨脹系數(shù)差異過大，封裝后溫變循環(huán)中產(chǎn)生應(yīng)力，引發(fā)界面剝離；塑封料與背金層的化學(xué)兼容性差，固化過程中釋放的小分子腐蝕金屬界面。

3、后段工序損傷

晶圓減薄、切割過程中機(jī)械應(yīng)力過大，導(dǎo)致背金（BSM）層微裂紋；Die Bond 時壓力不均、溫度異常，破壞背金與芯片的結(jié)合界面。

解決背金（BSM）脫落需從全流程管控：優(yōu)化背面清洗工藝（增加等離子清洗）、控制鍍膜參數(shù)（穩(wěn)定真空度與溫度）、選用匹配性更優(yōu)的金屬層組合，同時規(guī)范后段機(jī)械加工的應(yīng)力控制，配合附著力測試（如劃格法）提前篩查風(fēng)險，可有效降低不良率。

隨著半導(dǎo)體技術(shù)向更高功率密度、更小尺寸和更高集成度發(fā)展，背金（BSM）工藝將持續(xù)高速演進(jìn)，特別是在材料體系、工藝精度和集成方案上都會有不斷的創(chuàng)新，以滿足未來電子產(chǎn)品對性能與可靠性的嚴(yán)苛需求，所以對于背金（BSM）工藝當(dāng)前存在的制程缺陷也在一步步提升和完善當(dāng)中。

分享一份芯片背銀/背金脫落失效模式及效應(yīng)研究圖表：

參考資料

1. 芯片制造中的背金工藝介紹； ——中國科學(xué)院半導(dǎo)體研究所；

2. 背金工藝的作用是什么？ ——CSDN博客；

3. 道功率芯片背金工藝優(yōu)化和缺陷改善； ——豆丁網(wǎng)；

4. 半導(dǎo)體的背金工藝簡介以及脫落比例； ——梵易 Ryan；

5. 芯片背銀_背金脫落（Backside Metallization Peeling）失效模式及效應(yīng)研究； ——小馬哥；

6. 半導(dǎo)體制程中“背金工藝”的詳解； ——公眾號 愛在七夕時；

免責(zé)聲明

【我們尊重原創(chuàng)，也注重分享。文中的文字、圖片版權(quán)歸原作者所有，轉(zhuǎn)載目的在于分享更多信息，不代表本號立場，如有侵犯您的權(quán)益請及時私信聯(lián)系，我們將第一時間跟蹤核實并作處理，謝謝！】

審核編輯 黃宇