低附加抖動LVDS緩沖器LMK1D120x的技術(shù)解析與應(yīng)用指南

在當(dāng)今的電子系統(tǒng)設(shè)計(jì)中，時(shí)鐘信號的穩(wěn)定與精確分配至關(guān)重要，尤其是在對時(shí)鐘抖動要求嚴(yán)苛的應(yīng)用場景里。德州儀器（TI）推出的LMK1D120x系列低附加抖動LVDS緩沖器，為滿足這一需求提供了出色的解決方案。

文件下載：lmk1d1204.pdf

1. 性能特性剖析

1.1 高集成度與廣泛兼容性

LMK1D120x系列包含LMK1D1204（2:4）和LMK1D1208（2:8）兩種型號，具備2個輸入和4或8個輸出，能夠?qū)蓚€可選時(shí)鐘輸入中的一個精準(zhǔn)分配到多個差分LVDS時(shí)鐘輸出端。它的輸入兼容性極高，支持LVDS、LVPECL、LVCMOS、LP - HCSL、HCSL和CML等多種輸入類型，能輕松適配不同的時(shí)鐘源。

1.2 卓越的電氣性能

• 輸出頻率：最高可達(dá)2 GHz，能滿足高速數(shù)據(jù)處理和通信系統(tǒng)的需求。
• 低附加抖動：在12kHz至20 - MHz的積分范圍內(nèi)，于156.25 MHz時(shí)鐘頻率下最大附加抖動小于60 fs RMS，有效降低了時(shí)鐘信號的噪聲干擾。
• 低相位噪聲：典型的相位噪聲底至 - 164 dBc/Hz，確保了時(shí)鐘信號的高純度和穩(wěn)定性。
• 傳播延遲：最大傳播延遲小于575 ps，輸出 skew最大為20 ps，保證了信號的快速準(zhǔn)確傳輸。

1.3 寬工作條件

• 電源電壓：支持1.71 V至3.465 V的寬電源電壓范圍，可適應(yīng)不同的供電環(huán)境。
• 溫度范圍：工業(yè)溫度范圍為 - 40°C至105°C，能在惡劣的工業(yè)環(huán)境中穩(wěn)定工作。

2. 引腳配置與功能

2.1 引腳布局

LMK1D1204采用3 - mm × 3 - mm、16 - 引腳VQFN（RGT）封裝，LMK1D1208采用5 - mm × 5 - mm、28 - 引腳VQFN（RHD）封裝。不同的封裝引腳對應(yīng)著不同的功能，包括時(shí)鐘輸入、輸出、電源、地、輸入選擇和偏置電壓輸出等。

2.2 關(guān)鍵引腳功能

• 時(shí)鐘輸入引腳：IN0_P、IN0_N和IN1_P、IN1_N可接受差分或單端時(shí)鐘輸入。
• 輸入選擇引腳（IN_SEL）：通過內(nèi)部500 - kΩ上拉和320 - kΩ下拉電阻選擇輸入端口，若此引腳懸空則輸出禁用。
• 偏置電壓輸出引腳（VAC_REF）：為電容耦合輸入提供偏置電壓，建議使用0.1 - μF電容接地。
• 差分時(shí)鐘輸出引腳（OUTx_P、OUTx_N）：輸出差分LVDS時(shí)鐘信號。

很遺憾在文庫搜索時(shí)遇到問題未能獲取到“LMK1D120x引腳配置的重要性”相關(guān)內(nèi)容。不過我們可以先繼續(xù)探討其設(shè)計(jì)與應(yīng)用方面。

3. 設(shè)計(jì)要點(diǎn)與應(yīng)用建議

3.1 輸入輸出端接設(shè)計(jì)

• 輸出端接：為確保信號完整性，推薦對未使用的輸出端進(jìn)行100 - Ω差分端接?？刹捎弥绷骰蚪涣黢詈戏绞竭B接LVDS接收器，當(dāng)接收器內(nèi)部偏置電壓與LMK1D120x輸出共模電壓不同時(shí)，需使用交流耦合。
• 輸入端接：輸入級設(shè)計(jì)靈活，可與多種信號類型的驅(qū)動器接口。對于LVDS驅(qū)動器，可采用直流或交流耦合連接；對于LVPECL輸入，若信號擺幅大于1.6 VPP，需使用串聯(lián)電阻降低擺幅；對于LVCMOS輸入，可直接耦合。未使用的輸入引腳建議通過1 - kΩ電阻接地。

3.2 供電設(shè)計(jì)

高性能時(shí)鐘緩沖器對電源噪聲敏感，電源噪聲會顯著增加緩沖器的附加抖動。因此，需采取有效的電源濾波和去耦措施：

• 使用濾波電容消除電源的低頻噪聲。
• 在電源引腳附近放置多個高頻旁路電容（如0.1 - μF），為高頻噪聲提供低阻抗路徑，并提供瞬時(shí)電流。
• 可在板級電源和芯片電源之間插入鐵氧體磁珠，隔離時(shí)鐘驅(qū)動器產(chǎn)生的高頻開關(guān)噪聲，但要選擇直流電阻低的磁珠。

3.3 PCB布局設(shè)計(jì)

• 散熱設(shè)計(jì)：為保證可靠性和性能，芯片結(jié)溫應(yīng)限制在最大135°C。通過將封裝的外露焊盤焊接到PCB上，并在封裝焊盤內(nèi)的PCB上設(shè)計(jì)包含多個過孔連接到接地層的熱焊盤圖案，可實(shí)現(xiàn)最佳散熱。
• 布局示例：參考推薦的PCB布局示例，合理安排引腳和布線，減少信號干擾和電磁輻射。

4. 典型應(yīng)用案例

4.1 線路卡應(yīng)用

在圖10 - 1所示的線路卡應(yīng)用中，LMK1D120x可選擇來自背板的156.25 - MHz LVDS時(shí)鐘或次級2.5 - V、156.25 - MHz LVCMOS振蕩器作為輸入。通過合理的端接和濾波設(shè)計(jì)，可將輸入信號扇出到多個LVDS接收器，如PHY、ASIC、FPGA和CPU等。該應(yīng)用展示了LMK1D120x在實(shí)際系統(tǒng)中的靈活性和可靠性。

4.2 低噪聲性能驗(yàn)證

從應(yīng)用曲線可以看出，LMK1D120x具有出色的低噪聲性能。例如，LMK1D1208在低噪聲156.25 - MHz信號源（24 - fs RMS抖動）驅(qū)動下，輸出抖動為46.4 - fs RMS（12 kHz至20 MHz積分），附加抖動僅為39.7 - fs RMS。其低近載波相位噪聲特性使其適用于雷達(dá)系統(tǒng)、醫(yī)學(xué)成像系統(tǒng)等對時(shí)鐘相位噪聲要求極高的應(yīng)用場景。

5. 總結(jié)與思考

LMK1D120x系列低附加抖動LVDS緩沖器憑借其高集成度、卓越的電氣性能、廣泛的兼容性和靈活的設(shè)計(jì)特性，為電子工程師在時(shí)鐘信號分配和處理方面提供了強(qiáng)大的工具。在實(shí)際設(shè)計(jì)中，需要根據(jù)具體應(yīng)用需求，合理進(jìn)行引腳配置、端接設(shè)計(jì)、供電設(shè)計(jì)和PCB布局，以充分發(fā)揮其性能優(yōu)勢。你在使用類似時(shí)鐘緩沖器時(shí)，是否也遇到過一些挑戰(zhàn)？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。