CDCM9102：低噪聲時鐘發(fā)生器的卓越之選

在電子設(shè)計領(lǐng)域，時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的關(guān)鍵組件。今天，我們就來深入探討一款性能出色的低噪聲時鐘發(fā)生器——CDCM9102。

文件下載：cdcm9102.pdf

一、CDCM9102概述

CDCM9102是德州儀器（Texas Instruments）推出的一款低抖動時鐘發(fā)生器，專為通信標(biāo)準(zhǔn)（如PCI Express?）提供參考時鐘而設(shè)計。它支持高達PCIE gen3，易于配置和使用，能滿足多種應(yīng)用場景的需求。

二、產(chǎn)品特性亮點

2.1 集成與低噪聲設(shè)計

集成了PLL、VCO和環(huán)路濾波器的低噪聲時鐘發(fā)生器，能有效降低時鐘信號的抖動。它提供兩個100 - MHz的差分時鐘端口，輸出類型支持LVPECL、LVDS或一對LVCMOS緩沖器，還支持HCSL信號電平（AC - 耦合）。典型周期抖動僅為21 ps pk - pk，典型隨機抖動為510 fs RMS，如此低的抖動性能為系統(tǒng)的高精度運行提供了保障。

2.2 豐富的輸出配置

除了兩個100 - MHz的差分時鐘輸出，還提供一個單端25 - MHz的時鐘輸出端口。這個端口可用于通用時鐘、為以太網(wǎng)PHY提供時鐘或為其他時鐘發(fā)生器提供參考時鐘。輸出類型可通過引腳設(shè)置，靈活性極高。

2.3 晶體振蕩器輸入

集成的晶體振蕩器輸入可接受25 - MHz的晶體，所有生成的時鐘都源自這個單一的外部25 - MHz晶體，簡化了設(shè)計。

2.4 電源與封裝

采用3.3 - V電源供電，工作在工業(yè)溫度范圍（–40°C至85°C）。封裝為5 - mm × 5 - mm的32 - 引腳VQFN封裝，體積小巧，適合多種應(yīng)用場景。同時，它的ESD保護超過2000 V HBM和500 V CDM，提高了產(chǎn)品的可靠性。

三、應(yīng)用領(lǐng)域廣泛

3.1 PCI Express參考時鐘

可用于PCI Express Gen 1、Gen 2和Gen 3的參考時鐘生成，為高速數(shù)據(jù)傳輸提供穩(wěn)定的時鐘信號。

3.2 通用時鐘應(yīng)用

在各種需要時鐘信號的通用電路中都能發(fā)揮作用，如通信設(shè)備、工業(yè)控制等領(lǐng)域。

四、技術(shù)參數(shù)詳解

4.1 絕對最大額定值

輸入電流最大為20 mA，輸出電流最大為50 mA，電源電壓范圍為–0.5至4.6 V等。需要注意的是，超過這些絕對最大額定值可能會對設(shè)備造成永久性損壞。

4.2 ESD評級

人體模型（HBM）為±2000 V，帶電設(shè)備模型（CDM）為±500 V，良好的ESD保護性能確保了在生產(chǎn)和使用過程中的安全性。

4.3 推薦工作條件

直流電源電壓推薦為3.3 V（范圍3至3.6 V），環(huán)境溫度范圍為–40°C至85°C。在這個條件下，設(shè)備能發(fā)揮最佳性能。

4.4 電氣特性

不同輸出模式下（LVPECL、LVDS、LVCMOS）的輸出電壓、差分輸出電壓、上升和下降時間、占空比等參數(shù)都有明確規(guī)定，為設(shè)計人員提供了詳細的參考。

4.5 時序要求

在不同輸出模式下，隨機抖動和周期抖動都有相應(yīng)的指標(biāo)。例如，LVPECL輸出模式下，隨機抖動最大為510 fs RMS，周期抖動最大為20.7 ps pk - pk。

五、設(shè)計與應(yīng)用要點

5.1 啟動時間估計

CDCM9102在設(shè)備上電時，低噪聲時鐘發(fā)生器需要校準(zhǔn)到最佳工作點。為確保設(shè)備正常運行，振蕩器必須在低噪聲時鐘發(fā)生器校準(zhǔn)程序之前穩(wěn)定。石英振蕩器可能需要長達2 ms才能穩(wěn)定，因此建議在電源斜坡完成后至少5 ms再釋放RESET引腳?？梢酝ㄟ^直接控制RESET引腳或在RESET引腳上連接一個47 - nF的電容到地來實現(xiàn)。

5.2 輸出端接

不同的輸出類型（LVPECL、LVDS、LVCMOS）需要不同的端接方式。例如，LVPECL輸出是開集電極，需要適當(dāng)?shù)钠煤投私觼泶_保設(shè)備正常運行和優(yōu)化信號完整性；LVDS輸出需要在接收端的兩個輸出之間連接100 Ω電阻來保證信號完整性。

5.3 電源供應(yīng)與濾波

PLL基于的頻率合成器對電源噪聲非常敏感，因此必須減少系統(tǒng)電源的噪聲。建議使用濾波電容消除電源的低頻噪聲，旁路電容為高頻噪聲提供低阻抗路徑。旁路電容應(yīng)靠近電源引腳布局，以減少電感。

5.4 布局設(shè)計

良好的布局設(shè)計對于CDCM9102的性能至關(guān)重要。應(yīng)注意設(shè)備配置和印刷電路板布局與功耗的關(guān)系，確保熱焊盤與接地平面之間有低電感連接，以提高散熱性能。

六、總結(jié)

CDCM9102以其低噪聲、豐富的輸出配置、良好的ESD保護和廣泛的應(yīng)用領(lǐng)域，成為電子工程師在時鐘發(fā)生器設(shè)計中的一個優(yōu)秀選擇。在實際應(yīng)用中，我們需要根據(jù)具體的設(shè)計要求，合理選擇參數(shù)和布局，以充分發(fā)揮其性能優(yōu)勢。大家在使用CDCM9102的過程中，有沒有遇到過什么特別的問題呢？歡迎在評論區(qū)分享交流。