低噪聲時(shí)鐘抖動(dòng)清理器LMK0480x的深度解析

在電子設(shè)備的設(shè)計(jì)中，時(shí)鐘信號(hào)的穩(wěn)定性和低抖動(dòng)性能對(duì)于系統(tǒng)的性能和可靠性至關(guān)重要。LMK0480x系列低噪聲時(shí)鐘抖動(dòng)清理器以其卓越的性能和豐富的功能，成為滿足下一代系統(tǒng)時(shí)鐘要求的理想選擇。本文將深入探討LMK0480x的特性、應(yīng)用、工作原理以及設(shè)計(jì)要點(diǎn)，為電子工程師在實(shí)際應(yīng)用中提供全面的參考。

文件下載：lmk04806.pdf

一、LMK0480x的特性亮點(diǎn)

超低RMS抖動(dòng)性能

LMK0480x在抖動(dòng)性能方面表現(xiàn)出色，其12 kHz至20 MHz頻段的RMS抖動(dòng)低至111 fs，100 Hz至20 MHz頻段的RMS抖動(dòng)為123 fs。如此低的抖動(dòng)水平能夠有效確保時(shí)鐘信號(hào)的穩(wěn)定性，減少信號(hào)干擾，提高系統(tǒng)的整體性能。

雙環(huán)PLLatinum?架構(gòu)

采用雙環(huán)PLLatinum?架構(gòu)，PLL1集成了低噪聲晶體振蕩器電路，具備輸入時(shí)鐘丟失時(shí)的保持模式，支持自動(dòng)或手動(dòng)觸發(fā)/恢復(fù)功能。PLL2則具有歸一化PLL噪聲底至 -227 dBc/Hz、相位檢測(cè)器速率高達(dá)155 MHz、OSCin頻率倍增器以及集成低噪聲VCO等特性，為系統(tǒng)提供了強(qiáng)大的時(shí)鐘生成和處理能力。

冗余輸入時(shí)鐘與靈活輸出配置

提供2個(gè)帶LOS的冗余輸入時(shí)鐘，支持自動(dòng)和手動(dòng)切換模式，增強(qiáng)了系統(tǒng)的可靠性。同時(shí)，具有50%占空比輸出分頻功能，分頻范圍為1至1045（偶數(shù)和奇數(shù)），以及12個(gè)LVPECL、LVDS或LVCMOS可編程輸出，還具備數(shù)字延遲（固定或動(dòng)態(tài)可調(diào)）和25 ps步進(jìn)模擬延遲控制等功能，滿足了各種不同的應(yīng)用需求。

二、應(yīng)用領(lǐng)域廣泛

LMK0480x適用于多個(gè)領(lǐng)域，包括數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、無(wú)線基礎(chǔ)設(shè)施、網(wǎng)絡(luò)、SONET/SDH、DSLAM、醫(yī)療、視頻、軍事和航空航天以及測(cè)試和測(cè)量等。在這些領(lǐng)域中，對(duì)時(shí)鐘信號(hào)的穩(wěn)定性和低抖動(dòng)要求極高，LMK0480x能夠很好地滿足這些需求。

三、工作原理與系統(tǒng)架構(gòu)

雙環(huán)架構(gòu)優(yōu)勢(shì)

雙環(huán)PLL架構(gòu)為L(zhǎng)MK0480x提供了在寬范圍的輸出頻率和相位噪聲積分帶寬內(nèi)實(shí)現(xiàn)最低抖動(dòng)性能的能力。PLL1由外部參考時(shí)鐘驅(qū)動(dòng)，使用外部VCXO或可調(diào)晶體為PLL2提供頻率準(zhǔn)確、低相位噪聲的參考時(shí)鐘。PLL2則利用內(nèi)部VCO的優(yōu)異高偏移頻率相位噪聲特性和參考VCXO或可調(diào)晶體的良好低偏移頻率相位噪聲，實(shí)現(xiàn)超低抖動(dòng)輸出。

時(shí)鐘輸入與切換模式

LMK0480x具有兩個(gè)參考時(shí)鐘輸入（CLKin0和CLKin1），支持手動(dòng)、引腳選擇和自動(dòng)三種時(shí)鐘輸入切換模式。在不同模式下，能夠根據(jù)實(shí)際情況靈活選擇活動(dòng)時(shí)鐘輸入，確保系統(tǒng)的穩(wěn)定性和可靠性。例如，在自動(dòng)模式下，當(dāng)PLL1的DLD信號(hào)指示失鎖時(shí)，會(huì)觸發(fā)時(shí)鐘切換事件，按照優(yōu)先級(jí)順序選擇可用的時(shí)鐘輸入。

保持模式功能

保持模式是LMK0480x的一個(gè)重要特性，當(dāng)PLL1的輸入時(shí)鐘參考無(wú)效時(shí)，PLL2能夠保持鎖定在頻率上，且頻率漂移最小。在保持模式下，PLL1電荷泵處于三態(tài)，設(shè)置固定的調(diào)諧電壓，使PLL1以開(kāi)環(huán)方式運(yùn)行。

四、設(shè)計(jì)要點(diǎn)與注意事項(xiàng)

環(huán)路濾波器設(shè)計(jì)

每個(gè)PLL都需要一個(gè)專用的環(huán)路濾波器。PLL1的環(huán)路濾波器應(yīng)連接到CPout1引腳，建議總閉環(huán)帶寬在10 Hz至200 Hz范圍內(nèi)。PLL2的環(huán)路濾波器設(shè)計(jì)需要考慮VCO的Kvco值在不同調(diào)諧頻率下的變化，確保環(huán)路在整個(gè)應(yīng)用調(diào)諧范圍內(nèi)穩(wěn)定。可以使用TI的時(shí)鐘設(shè)計(jì)工具和時(shí)鐘架構(gòu)來(lái)輔助設(shè)計(jì)環(huán)路濾波器。

時(shí)鐘輸入與輸出驅(qū)動(dòng)

在驅(qū)動(dòng)CLKin和OSCin輸入時(shí)，需要根據(jù)輸入源的類(lèi)型選擇合適的驅(qū)動(dòng)方式和耦合方式。例如，當(dāng)使用差分參考時(shí)鐘時(shí)，建議將輸入模式設(shè)置為雙極性（CLKinX_BUF_TYPE = 0），并采用AC耦合。在時(shí)鐘輸出方面，要遵循傳輸線理論進(jìn)行阻抗匹配，確保接收器獲得最佳的信號(hào)質(zhì)量。

頻率規(guī)劃與PLL編程

頻率規(guī)劃是設(shè)計(jì)中的關(guān)鍵環(huán)節(jié)。通過(guò)計(jì)算時(shí)鐘輸出頻率的最小公倍數(shù)，選擇合適的VCO范圍和時(shí)鐘輸出分頻值，以及確定PLL2_P、PLL2_N和PLL2_R分頻值，確保PLL鎖定。在PLL編程時(shí)，要根據(jù)不同的模式和配置，正確設(shè)置各個(gè)分頻器的值，以滿足系統(tǒng)的頻率和相位要求。

數(shù)字鎖檢測(cè)與動(dòng)態(tài)數(shù)字延遲

數(shù)字鎖檢測(cè)電路用于確定PLL1和PLL2的鎖定狀態(tài)以及保持模式的退出事件。通過(guò)編程窗口大小和鎖定計(jì)數(shù)寄存器，可以設(shè)置PLL參考和反饋信號(hào)的ppm頻率精度。動(dòng)態(tài)數(shù)字延遲功能允許在不中斷時(shí)鐘輸出的情況下調(diào)整時(shí)鐘輸出之間的時(shí)間偏移，實(shí)現(xiàn)時(shí)鐘相位的動(dòng)態(tài)調(diào)整。

電源供應(yīng)與布局設(shè)計(jì)

在電源供應(yīng)方面，要確保所有Vcc引腳正確連接，并根據(jù)不同的引腳功能進(jìn)行適當(dāng)?shù)娜ヱ詈团月吩O(shè)計(jì)。例如，對(duì)于CLKout Vcc引腳，可以使用鐵氧體磁珠減少不同時(shí)鐘輸出頻率之間的串?dāng)_，但在某些情況下需要注意磁珠對(duì)電源阻抗的影響。在布局設(shè)計(jì)上，要關(guān)注熱管理，通過(guò)合理的散熱設(shè)計(jì)和接地布局，確保芯片的溫度在安全范圍內(nèi)，同時(shí)減少信號(hào)干擾。

五、總結(jié)

LMK0480x系列低噪聲時(shí)鐘抖動(dòng)清理器憑借其卓越的抖動(dòng)性能、靈活的架構(gòu)和豐富的功能，為電子工程師在時(shí)鐘設(shè)計(jì)領(lǐng)域提供了強(qiáng)大的工具。在實(shí)際應(yīng)用中，工程師需要深入理解其工作原理和設(shè)計(jì)要點(diǎn)，根據(jù)具體的應(yīng)用需求進(jìn)行合理的配置和優(yōu)化，以充分發(fā)揮LMK0480x的優(yōu)勢(shì)，實(shí)現(xiàn)高性能、高可靠性的時(shí)鐘系統(tǒng)設(shè)計(jì)。希望本文能夠?yàn)殡娮庸こ處熢谑褂肔MK0480x時(shí)提供有價(jià)值的參考，助力大家在電子設(shè)計(jì)領(lǐng)域取得更好的成果。