AI 芯片邁向 “晶圓級” 規(guī)模DFT 成為良率生命線

從2025 年主流芯片集成數(shù)百億晶體管，到Cerebras WSE 晶圓級芯片的 46,225mm2 超大面積（相當(dāng)于 56 個英偉達(dá) H100），AI 芯片正以 “指數(shù)級復(fù)雜度” 刷新行業(yè)認(rèn)知。然而，尺寸與集成度的飆升帶來了致命瓶頸 —— 良率斷崖式下滑。目前，芯片缺陷密度顯著增加，傳統(tǒng)測試方法覆蓋率不足，而 AI 芯片的異構(gòu)集成架構(gòu)、海量存儲單元更讓故障檢測難上加難，直接導(dǎo)致研發(fā)成本飆升、量產(chǎn)周期拉長。

此時，DFT（可測性設(shè)計）技術(shù)不再是 “可選配置”，而是決定 AI 芯片商業(yè)化成敗的核心支柱。它通過在設(shè)計階段植入專用測試邏輯，讓芯片具備 “自我體檢” 能力，從源頭解決測試效率、覆蓋率與成本的矛盾。而新一代智能 DFT 分析工具，更將 AI 技術(shù)與 DFT 設(shè)計深度融合，為超大規(guī)模 AI 芯片提供全流程良率保障方案。

近日，廣立微QuanTest-YAD良率感知大數(shù)據(jù)診斷分析平臺在行業(yè)頭部晶圓廠（Fab）完成功能和性能的雙重認(rèn)證，憑借卓越表現(xiàn)贏得高度認(rèn)可，正式進(jìn)入半導(dǎo)體制造的核心領(lǐng)域。

與此同時，QuanTest-YAD也在多家頂級芯片設(shè)計公司（Fabless）實(shí)現(xiàn)落地。YAD通過智能化診斷分析，連接芯片設(shè)計意圖與量產(chǎn)制造結(jié)果，尤其適用于工藝嚴(yán)苛，設(shè)計復(fù)雜的大型芯片公司與追求極致性能與可靠性的AI芯片公司，為破解系統(tǒng)性良率瓶頸提供了關(guān)鍵工具。

QuanTest-YAD平臺通過融合AI算法對全鏈路數(shù)據(jù)進(jìn)行智能診斷，精準(zhǔn)鎖定失效根源并自動推薦分析方案，根因分析（RCA）準(zhǔn)確率顯著提升。同時，其工具性能顯著優(yōu)于業(yè)界標(biāo)桿，能將原本耗時數(shù)周的復(fù)雜分析流程壓縮至數(shù)小時，極大提升了效率。

QuanTest-YAD的價值不止于單點(diǎn)工具

它與廣立微的DFT診斷入口、YMS良率管理系統(tǒng)以及Testchip測試芯片方案深度協(xié)同，構(gòu)成了從設(shè)計預(yù)防、在線監(jiān)控到失效診斷的完整閉環(huán)，提供生態(tài)化、系統(tǒng)化的良率提升解決方案，賦能客戶構(gòu)建智能制造與品控核心競爭力。

▲“DFT高效診斷+YAD智能分析”協(xié)同

PART 01全流程數(shù)據(jù)貫通

借助標(biāo)準(zhǔn)化數(shù)據(jù)技術(shù)，YAD支持適配主流DFT診斷報告進(jìn)行良率診斷分析。通過有效結(jié)合電路物理設(shè)計簽核（sign-off）數(shù)據(jù)，可幫助客戶解決識別系統(tǒng)性時序及功耗失效根因問題。

此外，結(jié)合廣立微DataEXP大數(shù)據(jù)平臺，YAD可與YMS深度集成，串聯(lián)芯片CP數(shù)據(jù)、Inline Metrology、WAT、Defect數(shù)據(jù)，形成芯片設(shè)計診斷到量產(chǎn)良率提升的閉環(huán)，實(shí)現(xiàn)多維度數(shù)據(jù)下鉆分析。

PART 02智能化診斷分析

YAD通過數(shù)據(jù)挖掘和良率相關(guān)分析，融合先進(jìn)AI算法模型，提供多種算法實(shí)現(xiàn)更準(zhǔn)確的根因診斷分析(RCA, Root Cause Analysis)。此外，YAD可自動對Root Cause進(jìn)行分組，通過RCA Trend看板展示每片Wafer的缺陷在物理層上的分布趨勢，定位是否為已知問題。

結(jié)合缺陷的版圖圖形模式分析（LPA, Layout Pattern Analysis），支持識別出某些特定的版圖圖形，通過版圖圖形聚類功能及高度優(yōu)化的自動化算法分析由版圖圖形模式造成的系統(tǒng)性失效根因，支持用戶基于DFM hotspot庫進(jìn)行DFM-HIT分析。

YAD通過智能化診斷分析可精準(zhǔn)定位在設(shè)計和制造端導(dǎo)致良率損失的系統(tǒng)性根因，并生成缺陷根因概率圖，可智能推薦PFA候選項(xiàng)，方便用戶快速定位問題。針對Memory診斷分析，YAD支持通過Bitmap分析尋找匹配的缺陷模式。

▲Wafer Pattern →RCA

廣立微INF-AI大模型平臺包含WPA、ADC、VM等智能化分析模塊，YAD可以結(jié)合WPA進(jìn)行晶圓空間模式分析，對Wafer進(jìn)行Pattern聚類、分類、匹配分析，快速篩選特征Pattern數(shù)據(jù)進(jìn)行根因診斷分析。

PART 03可視化交互與展示

YAD支持診斷報告可視化分析，用戶可通過鏈接原始診斷報告，快速查看Defect物理信息及邏輯信息。Schematic view可將net細(xì)化為subnet，與Branch進(jìn)行關(guān)聯(lián)，進(jìn)一步了解失效機(jī)理。YAD支持診斷報告可視化分析，提供與缺陷相關(guān)的電路圖和布局信息，顯著節(jié)省時間。通過直觀的Wafer Map視圖，靈活支持?jǐn)?shù)據(jù)關(guān)聯(lián)分析，幫助用戶快速高效進(jìn)行診斷分析。

PART 04?便捷PFA選取及PFA報告管理

YAD支持通過常規(guī)RCA分析、AI-RCA分析快速定位可能的失效根因，系統(tǒng)支持顯示PFA路徑，自動推薦最佳物理失效分析（PFA）候選者，顯著提高PFA命中率，減少人工挑選的時間和成本。借助內(nèi)置的廣立微LayoutVision版圖可視化工具，可全局顯示缺陷的布局信息，并通過直觀的圖形化界面進(jìn)一步追蹤失效路徑及分析其影響。

PFA History功能可智能關(guān)聯(lián)Smart PFA Candidate，方便用戶快速回傳PFA報告，正確記錄芯片失效原因及位置，并對歷史PFA詳情進(jìn)行長期的趨勢分析。

展望

面對日益復(fù)雜的系統(tǒng)性良率問題，數(shù)據(jù)智能與制造場景的深度融合將成為不可逆轉(zhuǎn)的趨勢。YAD全鏈路智能診斷連接芯片設(shè)計意圖與量產(chǎn)制造結(jié)果，不僅是解決當(dāng)下痛點(diǎn)的工具，更是驅(qū)動芯片制造實(shí)現(xiàn)高效智控與持續(xù)優(yōu)化的核心引擎。

關(guān)于我們

杭州廣立微電子股份有限公司（股票代碼：301095）是領(lǐng)先的集成電路EDA軟件與晶圓級電性測試設(shè)備供應(yīng)商，公司專注于芯片成品率提升和電性測試快速監(jiān)控技術(shù)，是國內(nèi)外多家大型集成電路制造與設(shè)計企業(yè)的重要合作伙伴。公司提供EDA軟件、PDA軟件、大數(shù)據(jù)分析軟件、電路IP、WAT電性測試設(shè)備以及與芯片成品率提升技術(shù)相結(jié)合的整套解決方案，在集成電路設(shè)計到量產(chǎn)的整個產(chǎn)品周期內(nèi)實(shí)現(xiàn)芯片性能、成品率、穩(wěn)定性的提升，成功案例覆蓋多個集成電路工藝節(jié)點(diǎn)。