VGA顯示控制器模塊vga_generator.v(位于DemonstrationsFPGAHDMI_TXvpg_source路徑下)可生成符合DMT(Display Monitor Timing 顯示器時(shí)序)時(shí)序的視頻信號(hào)。該模塊的RTL Viewer視圖如下：

該模塊根據(jù)輸入的時(shí)序參數(shù)生成VGA的行同步信號(hào)(vga_hs)、場同步信號(hào)(vga_vs)、數(shù)據(jù)有效信號(hào)(vga_de)以及24位真彩色(RGB888)數(shù)據(jù)(vga_r, vga_g, vga_b)。本案例利用該模塊生成測試圖案(彩條顏色漸變和邊框)用于HDMI顯示驗(yàn)證。

輸入信號(hào)

clk：像素時(shí)鐘PCLK輸入。

reset_n：低電平有效的異步復(fù)位信號(hào)。

h_total：一行像素的總數(shù)(包括消隱區(qū))。

h_sync：行同步脈沖的寬度(以像素?cái)?shù)為單位)。

h_start：行有效數(shù)據(jù)開始的像素位置。h_end：行有效數(shù)據(jù)結(jié)束的像素位置。v_total：一幀的總行數(shù)(包括消隱區(qū))。

v_sync：場同步脈沖的寬度(以行為單位)。

v_start：場有效數(shù)據(jù)開始的行位置。

v_end：場有效數(shù)據(jù)結(jié)束的行位置。

v_active_14,v_active_24, v_active_34：將像素有效顯示區(qū)域分為4等分，每一部分顯示一種顏色。

輸出信號(hào)

vga_hs：行同步信號(hào)(低電平有效)。

vga_vs：場同步信號(hào)(低電平有效)。

vga_de：數(shù)據(jù)有效信號(hào)(高電平表示有效像素區(qū)域)。

vga_r,vga_g, vga_b：8位RGB顏色輸出。

關(guān)鍵內(nèi)部信號(hào)

h_count：水平像素計(jì)數(shù)器。

v_count：垂直行計(jì)數(shù)器。

pixel_x：當(dāng)前行內(nèi)的像素索引(用于顏色生成)。

h_act,v_act：行和場的有效區(qū)域標(biāo)志。

color_mode：顏色模式控制信號(hào)(4位，分別代表4種顏色區(qū)域)。

boarder：邊框標(biāo)志(用于繪制白色邊框)。

邏輯代碼分析

1.水平控制邏輯(Horizontal Control)

水平控制信號(hào)對(duì)應(yīng)時(shí)序如下：

使用h_count計(jì)數(shù)像素位置，在達(dá)到h_total時(shí)歸零。

生成行同步信號(hào)vga_hs：當(dāng)h_count >= h_sync且未到行末時(shí)，同步信號(hào)為高(同步脈沖結(jié)束)，否則為低(同步脈沖期間)。

控制行有效區(qū)域h_act：在h_start到h_end之間置位。

pixel_x在有效區(qū)域內(nèi)遞增，用于生成顏色漸變。

水平控制信號(hào)對(duì)應(yīng)的Signaltap 波形如圖，可見pixel_x信號(hào)比h_act信號(hào)延遲二拍。因?yàn)榈?一拍h_act 變高，但 h_act_d 還是舊值(低電平);第二拍h_act 的高電平被鎖存到 h_act_d 中，此時(shí) h_act_d 變高電平，于是第三拍時(shí)pixel_x 值可以從0變1。

2.垂直控制邏輯(Vertical Control)

垂直控制信號(hào)對(duì)應(yīng)時(shí)序如下：

在每行結(jié)束時(shí)(h_max為真)更新v_count。

生成場同步信號(hào)vga_vs：當(dāng)v_count >= v_sync且未到幀末時(shí)，同步信號(hào)為高(同步脈沖結(jié)束)，否則為低。

控制場有效區(qū)域v_act：在v_start到v_end之間置位。

根據(jù)垂直位置設(shè)置color_mode：v_active_14、v_active_24、v_active_34將有效區(qū)域分為4部分，分別對(duì)應(yīng)不同的顏色模式。

Signaltap 波形如下：

3.圖像生成與數(shù)據(jù)有效(Pattern Generator and DE)

vga_de(數(shù)據(jù)有效)由pre_vga_de延遲一拍產(chǎn)生，pre_vga_de是h_act和v_act的邏輯與。

繪制白色邊框：當(dāng)進(jìn)入或退出有效區(qū)域時(shí)(行或場的邊界)，boarder置位，輸出白色(RGB=0xFF)。

在非邊框區(qū)域，根據(jù)color_mode輸出漸變顏色：

0001：由黑向紅色漸變(紅色分量隨pixel_x遞增)。

0010：由黑向綠色漸變。(綠色分量隨pixel_x遞增)。

0100：由黑向藍(lán)色漸變。(藍(lán)色分量隨pixel_x遞增)。

1000：由黑向白色漸變(三通道同時(shí)遞增)。

默認(rèn)狀態(tài)：黑色(RGB=0x000000)。

Signaltap 波形如下：

DemonstrationsFPGAHDMI_TXvpg_sourcevpg.v模塊里面給出了各個(gè)分辨率參數(shù)：

以上代碼的這些參數(shù)數(shù)據(jù)參考1-DE10-Nano的HDMI方塊移動(dòng)案例——顯示器時(shí)序(DMT)標(biāo)準(zhǔn)介紹 里面的顯示器時(shí)序中不同分辨率刷新率的參數(shù)章節(jié)的表格。以640x480@60 為例，根據(jù)表格參數(shù)可以畫出VGA有效顯示區(qū)域如下：

讀者可能覺得vpg.v模塊里面給出了各個(gè)分辨率參數(shù)跟表格的數(shù)據(jù)有不同，是因?yàn)闀r(shí)鐘節(jié)拍從0開始計(jì)數(shù)，所以每個(gè)數(shù)據(jù)都減一， 另外h_start提前 2 拍其實(shí)是全局時(shí)序補(bǔ)償，目標(biāo)是抵消 “h_act信號(hào)到vga_de信號(hào)的總延遲(2 拍)，讓最終顯示位置對(duì)齊 VGA 標(biāo)準(zhǔn)。具體的計(jì)算請(qǐng)參考vpg.v模塊里面的注釋部分：