德州儀器TVP7001：視頻與圖形數(shù)字化的理想之選

在當今數(shù)字化的時代，視頻和圖形處理技術日新月異，對于高性能數(shù)字化設備的需求也日益增長。德州儀器（TI）的TVP7001作為一款功能強大的視頻和圖形數(shù)字化器，為工程師們提供了一個優(yōu)秀的解決方案。今天，我們就來深入了解一下這款產品。

文件下載：TVP7001PZPR.pdf

產品概述

TVP7001是一款用于數(shù)字化RGB或YPbPr色彩空間中視頻和圖形信號的完整解決方案。它支持高達165MHz的像素速率，能夠用于PC圖形數(shù)字化，最高可達UXGA（1600×1200）分辨率、60Hz屏幕刷新率的VESA標準，同時也適用于數(shù)字電視格式的數(shù)字化，包括高達1080p的HDTV。此外，它還可以使用10位ADC對CVBS和S視頻信號進行數(shù)字化。

關鍵特性

模擬通道

• 增益與輸入控制：具有-6dB至6dB的模擬增益，配備模擬輸入多路復用器（MUXs），可通過I2C接口配置內部模擬視頻開關，支持多達10個視頻輸入，可實現(xiàn)多種輸入配置，如多達10個可選的獨立復合視頻輸入、2個可選的RGB圖形輸入以及3個可選的YPbPr視頻HD/SD輸入。
• 自動視頻鉗位：內部鉗位電路可將交流耦合的視頻/圖形信號恢復到固定的直流電平，通過I2C子地址0x10可選擇底部電平或中間電平鉗位，同時可通過I2C鉗位起始和寬度寄存器調整內部鉗位時間。
• 可編程增益放大器（PGA）：能夠將0.5 - 2Vpp的電壓輸入信號縮放至10位A/D輸出代碼范圍，具有4位粗增益控制和8位精細增益控制，可獨立調整RGB通道的增益。
• 可編程偏移控制和自動電平控制（ALC）：支持RGB獨立的可編程偏移控制，包括6位粗偏移和10位精細偏移。ALC電路可將信號電平維持在精細偏移I2C寄存器中設定的值，由像素平均濾波器和反饋回路組成，可通過I2C寄存器地址0x26啟用或禁用。
• A/D轉換器：所有ADC分辨率為10位，最高可運行至165MSPS，所有A/D通道從片上鎖相環(huán)（PLL）接收頻率在12MHz至165MHz之間的相同時鐘，內部生成所有ADC參考電壓，也可使用外部采樣時鐘。

PLL

• 像素時鐘生成：完全集成的模擬PLL用于生成像素時鐘，可從HSYNC輸入生成12 - 165MHz的像素時鐘。
• 低抖動設計：可調整PLL環(huán)路帶寬以實現(xiàn)最小抖動，具有5位可編程子像素精確采樣相位定位功能。
• COAST信號支持：COAST信號可使PLL在沒有HSYNC信號或HSYNC周期紊亂時保持相同頻率運行，在垂直同步期間或HSYNC不可用時非常有用。

輸出格式化器

支持RGB/YCbCr 4:4:4和YCbCr 4:2:2輸出模式，可減少電路板走線，提供專用的DATACLK輸出，便于鎖存輸出數(shù)據(jù)。

系統(tǒng)特性

• I2C接口：采用行業(yè)標準的正常/快速I2C接口，具有寄存器回讀功能。
• 封裝優(yōu)勢：采用節(jié)省空間的TQFP - 100引腳封裝，以及熱增強型PowerPAD?封裝，散熱性能更好。

應用領域

TVP7001的應用范圍非常廣泛，包括但不限于以下領域：

• 顯示設備：LCD TV/監(jiān)視器/投影儀、DLP TV/投影儀、PDP TV/監(jiān)視器。
• 機頂盒：PCTV機頂盒。
• 圖像處理：數(shù)字圖像處理、視頻捕獲/視頻編輯。
• 轉換設備：掃描速率/圖像分辨率轉換器、視頻會議。
• 數(shù)字化設備：視頻/圖形數(shù)字化設備。

電氣特性

電源供應

在不同的時鐘頻率下，TVP7001的電源電流和總功耗有所不同。例如，在78.75MHz時，3.3V電源電流（IA33VDD）為60mA，總功耗（PTOT）為746 - 901mW；在162MHz時，IA33VDD為95mA，PTOT為936 - 1200mW。在掉電模式下，總功耗（PDOWN）僅為1mW。

模擬和數(shù)字接口

• 模擬接口：輸入電壓范圍為0.5 - 2.0Vpp，輸入阻抗為500kΩ。
• 數(shù)字邏輯接口：輸入電容為10pF，輸入阻抗為500kΩ，輸出電壓高（VOH）為0.8IOVDD，輸出電壓低（VOL）為0.2IOVDD。

A/D轉換器

轉換速率為12 - 165MSPS，DC差分非線性（DNL）和DC積分非線性（INL）在不同位數(shù)和頻率下有不同的指標，如8位、162MHz時，DNL為±0.5LSB，INL為±1LSB；10位、110MHz時，DNL為±0.5LSB，INL為±1LSB。信號 - 噪聲比（SNR）在10MHz、1.0VP - P、110MSPS時為52dB，模擬帶寬設計為500MHz。

PLL

時鐘抖動為500ps，相位調整為11.6度，VCO頻率范圍為12 - 165MHz。

時序要求

時鐘、視頻數(shù)據(jù)和同步時序

DATACLK的占空比為50%，上升時間和下降時間均為1ns，輸出延遲時間為1.5 - 3.5ns。

I2C主機端口時序

總線空閑時間（t1）為1.3μs，（重復）START條件的建立時間（t2）和保持時間（t3）均為0.6μs，STOP條件的建立時間（t4）為0.6ns，數(shù)據(jù)建立時間（t5