91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

南亞科技3D堆疊AI內(nèi)存UltraWIO技術(shù)

晶芯觀察 ? 來(lái)源:未知 ? 作者:綜合整理 ? 2026-03-06 14:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

南亞科技近日首度對(duì)外界披露其定制化AI內(nèi)存的研發(fā)進(jìn)度。公司表示,正與多家邏輯IC廠及生態(tài)系伙伴合作,部分產(chǎn)品已進(jìn)入試產(chǎn)階段,預(yù)計(jì)今年下半年將浮現(xiàn)更多具體成果。

此次南亞科技主推的技術(shù)為 UltraWIO(Ultra Wide I/O,超寬輸入輸出介面)架構(gòu)內(nèi)存。該架構(gòu)并非JEDEC標(biāo)準(zhǔn)的DRAM產(chǎn)品,而是與客戶的AI運(yùn)算引擎(AI Engine)緊密整合的客制化方案。其概念類似于高帶寬內(nèi)存(HBM)與GPU之間的協(xié)作模式,通過(guò)大幅增加數(shù)據(jù)通道數(shù)與帶寬,解決AI運(yùn)算中的數(shù)據(jù)存取效率瓶頸。

在物理整合上,UltraWIO將采用 3D堆疊與先進(jìn)封裝技術(shù),未來(lái)可能導(dǎo)入Wafer-on-Wafer(WoW)技術(shù),其中第一層DRAM堆疊將由南亞科技自行完成,邏輯芯片則由合作伙伴設(shè)計(jì)。

針對(duì)市場(chǎng)布局,南亞科技指出,現(xiàn)階段AI運(yùn)算仍以GPU搭配HBM為主流,但隨著AI推理需求快速增長(zhǎng),未來(lái)不一定所有應(yīng)用都采用HBM,可能會(huì)出現(xiàn)更多內(nèi)存架構(gòu)組合,例如GDDR、Local Memory及客制化內(nèi)存。隨著AI PC、AI手機(jī)及各類終端AI裝置需求升溫,南亞科技期望通過(guò) UltraWIO客制化內(nèi)存與ASIC的異質(zhì)整合,在新興AI終端運(yùn)算市場(chǎng)建立技術(shù)壁壘。

此前,南亞科技總經(jīng)理李培瑛表示,AI 應(yīng)用內(nèi)存的四大關(guān)鍵元素分別是高密度先進(jìn) DRAM、3D TSV 硅通孔工藝與多芯片封裝、HBM 設(shè)計(jì)能力、邏輯 Base Die。

南亞科技目前已完成高密度先進(jìn) DRAM 技術(shù)部署,正同伙伴補(bǔ)丁科技、福懋科技一道推進(jìn) TSV 和封裝,HBM 設(shè)計(jì)和邏輯制程 Base Die 則將以戰(zhàn)略性投資與合作形式實(shí)現(xiàn)。其定制化 DRAM 項(xiàng)目預(yù)計(jì)最快可在 2026 年取得驗(yàn)證,2026 年底至 2027 年貢獻(xiàn)業(yè)績(jī)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    3D堆疊到二維材料:2026年芯片技術(shù)全面突破物理極限

    2026年半導(dǎo)體行業(yè)跨越物理極限:3D堆疊芯片性能提升300%,二維材料量產(chǎn)為1納米工藝鋪路。探討芯片技術(shù)在算力、能耗與全球化合作中的關(guān)鍵進(jìn)展。
    的頭像 發(fā)表于 02-03 14:49 ?247次閱讀

    簡(jiǎn)單認(rèn)識(shí)3D SOI集成電路技術(shù)

    在半導(dǎo)體技術(shù)邁向“后摩爾時(shí)代”的進(jìn)程中,3D集成電路(3D IC)憑借垂直堆疊架構(gòu)突破平面縮放限制,成為提升性能與功能密度的核心路徑。
    的頭像 發(fā)表于 12-26 15:22 ?579次閱讀
    簡(jiǎn)單認(rèn)識(shí)<b class='flag-5'>3D</b> SOI集成電路<b class='flag-5'>技術(shù)</b>

    淺談2D封裝,2.5D封裝,3D封裝各有什么區(qū)別?

    集成電路封裝技術(shù)從2D3D的演進(jìn),是一場(chǎng)從平面鋪開(kāi)到垂直堆疊、從延遲到高效、從低密度到超高集成的革命。以下是這三者的詳細(xì)分析:
    的頭像 發(fā)表于 12-03 09:13 ?829次閱讀

    半導(dǎo)體“HBM和3D Stacked Memory”技術(shù)的詳解

    3D Stacked Memory是“技術(shù)方法”,而HBM是“用這種方法解決特定問(wèn)題的產(chǎn)品”。
    的頭像 發(fā)表于 11-07 19:39 ?6125次閱讀
    半導(dǎo)體“HBM和<b class='flag-5'>3D</b> Stacked Memory”<b class='flag-5'>技術(shù)</b>的詳解

    Socionext推出3D芯片堆疊與5.5D封裝技術(shù)

    、3D及5.5D的先進(jìn)封裝技術(shù)組合與強(qiáng)大的SoC設(shè)計(jì)能力,Socionext將提供高性能、高品質(zhì)的解決方案,助力客戶實(shí)現(xiàn)創(chuàng)新并推動(dòng)其業(yè)務(wù)增長(zhǎng)。
    的頭像 發(fā)表于 09-24 11:09 ?2624次閱讀
    Socionext推出<b class='flag-5'>3D</b>芯片<b class='flag-5'>堆疊</b>與5.5<b class='flag-5'>D</b>封裝<b class='flag-5'>技術(shù)</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    閃存。 現(xiàn)在應(yīng)用于邏輯芯片,還在起步階段。 2)3D堆疊技術(shù)面臨的挑戰(zhàn) 3D堆疊技術(shù)面臨最大挑戰(zhàn)
    發(fā)表于 09-15 14:50

    iTOF技術(shù),多樣化的3D視覺(jué)應(yīng)用

    。這些技術(shù)與人工智能 (AI) 相結(jié)合,正在改變各行各業(yè)和人類生活方式的運(yùn)營(yíng)范式。 With the proliferation of 3D perception technologies
    發(fā)表于 09-05 07:24

    索尼與VAST達(dá)成3D業(yè)務(wù)合作

    近日,索尼空間現(xiàn)實(shí)顯示屏與VAST旗下的3D大模型Tripo AI正式宣布達(dá)成業(yè)務(wù)合作:雙方將圍繞裸眼3D顯示技術(shù)、AI驅(qū)動(dòng)的
    的頭像 發(fā)表于 08-28 17:32 ?1421次閱讀

    EtherCAT科普系列(17):EtherCAT技術(shù)在多自由度 3D 打印領(lǐng)域應(yīng)用

    3D打印技術(shù)即三維快速成型打印技術(shù),是一種新型增材制造方式。區(qū)別于傳統(tǒng)的“減材制造技術(shù)”,3D打印通過(guò)數(shù)字化模型離散目標(biāo)實(shí)體模型,再通過(guò)材料
    的頭像 發(fā)表于 07-28 11:53 ?2357次閱讀
    EtherCAT科普系列(17):EtherCAT<b class='flag-5'>技術(shù)</b>在多自由度 <b class='flag-5'>3D</b> 打印領(lǐng)域應(yīng)用

    3D AD庫(kù)文件

    3D庫(kù)文件
    發(fā)表于 05-28 13:57 ?6次下載

    芯片晶圓堆疊過(guò)程中的邊緣缺陷修整

    視為堆疊邏輯與內(nèi)存3D NAND,甚至可能在高帶寬存儲(chǔ)(HBM)中的多層DRAM堆疊的關(guān)鍵技術(shù)。垂直
    的頭像 發(fā)表于 05-22 11:24 ?1585次閱讀
    芯片晶圓<b class='flag-5'>堆疊</b>過(guò)程中的邊緣缺陷修整

    從焊錫膏到3D堆疊:材料創(chuàng)新如何重塑芯片性能規(guī)則?

    在摩爾定律逼近物理極限的當(dāng)下,先進(jìn)封裝技術(shù)正成為半導(dǎo)體行業(yè)突破性能瓶頸的關(guān)鍵路徑。以系統(tǒng)級(jí)封裝(SiP)、晶圓級(jí)封裝(WLP)、3D堆疊、Chiplet異構(gòu)集成為代表的顛覆性方案,正重新定義芯片性能
    的頭像 發(fā)表于 04-10 14:36 ?1401次閱讀
    從焊錫膏到<b class='flag-5'>3D</b><b class='flag-5'>堆疊</b>:材料創(chuàng)新如何重塑芯片性能規(guī)則?

    3D封裝與系統(tǒng)級(jí)封裝的背景體系解析介紹

    的核心技術(shù),正在重塑電子系統(tǒng)的集成范式。3D封裝通過(guò)垂直堆疊實(shí)現(xiàn)超高的空間利用率,而SiP則專注于多功能異質(zhì)集成,兩者共同推動(dòng)著高性能計(jì)算、人工智能和物聯(lián)網(wǎng)等領(lǐng)域的技術(shù)革新。 根據(jù)Mo
    的頭像 發(fā)表于 03-22 09:42 ?2118次閱讀
    <b class='flag-5'>3D</b>封裝與系統(tǒng)級(jí)封裝的背景體系解析介紹

    3D投影沙盤技術(shù)方案 四面金字塔結(jié)構(gòu)+無(wú)線遙控 可拆裝運(yùn)輸設(shè)計(jì)+高亮觸控屏+AI中控系統(tǒng)

    3D投影全息沙盤與幻影成像展示系統(tǒng)設(shè)計(jì)與制作功能參數(shù)一、系統(tǒng)概述本系統(tǒng)是一套集3D投影電子智能化、全息成像技術(shù)與多媒體互動(dòng)功能于一體的數(shù)字沙盤展示解決方案。通過(guò)高精度的3D投影
    的頭像 發(fā)表于 03-15 20:25 ?1138次閱讀
    <b class='flag-5'>3D</b>投影沙盤<b class='flag-5'>技術(shù)</b>方案 四面金字塔結(jié)構(gòu)+無(wú)線遙控 可拆裝運(yùn)輸設(shè)計(jì)+高亮觸控屏+<b class='flag-5'>AI</b>中控系統(tǒng)

    Marvell展示2納米芯片3D堆疊技術(shù),應(yīng)對(duì)設(shè)計(jì)復(fù)雜性挑戰(zhàn)!

    隨著現(xiàn)代科技的迅猛發(fā)展,芯片設(shè)計(jì)面臨著前所未有的挑戰(zhàn)。特別是在集成電路(IC)領(lǐng)域,隨著設(shè)計(jì)復(fù)雜性的增加,傳統(tǒng)的光罩尺寸已經(jīng)成為制約芯片性能和功能擴(kuò)展的瓶頸。為了解決這一問(wèn)題,3D堆疊技術(shù)應(yīng)運(yùn)而生
    的頭像 發(fā)表于 03-07 11:11 ?1140次閱讀
    Marvell展示2納米芯片<b class='flag-5'>3D</b><b class='flag-5'>堆疊</b><b class='flag-5'>技術(shù)</b>,應(yīng)對(duì)設(shè)計(jì)復(fù)雜性挑戰(zhàn)!