ADP2165/ADP2166：高效降壓DC - DC調(diào)節(jié)器的設(shè)計(jì)與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，電源管理芯片的性能直接影響到整個(gè)系統(tǒng)的穩(wěn)定性和效率。今天，我們就來(lái)深入探討一下Analog Devices公司推出的ADP2165/ADP2166這兩款降壓DC - DC調(diào)節(jié)器，看看它們有哪些獨(dú)特之處，以及如何在實(shí)際設(shè)計(jì)中發(fā)揮作用。

文件下載：ADP2165.pdf

一、產(chǎn)品概述

ADP2165/ADP2166是高效的電流模式控制降壓DC - DC調(diào)節(jié)器，集成了19mΩ的高端FET和15mΩ的同步整流FET。ADP2165的連續(xù)輸出電流為5A，ADP2166為6A。它們采用4mm×4mm的LFCSP小尺寸封裝，結(jié)合精確的電流限制，能夠?qū)崿F(xiàn)更小的電感尺寸和高功率密度的負(fù)載點(diǎn)解決方案。

（一）關(guān)鍵特性

1. 寬輸入電壓范圍：支持2.7V至5.5V的輸入電壓，能適應(yīng)多種電源環(huán)境。
2. 靈活的開(kāi)關(guān)頻率：固定頻率可選620kHz或1.2MHz，也可在250kHz至1.4MHz范圍內(nèi)調(diào)節(jié)，還能同步到250kHz至1.4MHz的外部時(shí)鐘，并且可以選擇同相或反相的同步相移。
3. 多種功能引腳：具備精確使能、電源良好監(jiān)測(cè)和輸出電壓跟蹤功能，方便實(shí)現(xiàn)穩(wěn)健的電源排序。
4. 完善的保護(hù)機(jī)制：包含欠壓鎖定（UVLO）、過(guò)壓保護(hù)（OVP）、過(guò)流保護(hù)（OCP）和熱關(guān)斷（TSD）等功能，確保芯片在各種異常情況下的安全運(yùn)行。

二、工作原理

（一）控制方案

采用固定頻率的電流模式PWM控制架構(gòu)，在每個(gè)振蕩器周期開(kāi)始時(shí)，高端NFET開(kāi)關(guān)導(dǎo)通，電感電流增加；當(dāng)電流檢測(cè)信號(hào)超過(guò)COMP引腳設(shè)定的峰值電感電流水平時(shí)，高端NFET關(guān)斷，低端NFET同步整流器導(dǎo)通，電感電流減小。這種控制方式能提供良好的線路和負(fù)載瞬態(tài)性能，輸出紋波電壓較低。

（二）使能/關(guān)斷

EN輸入引腳具有典型值為1.2V的精確模擬閾值和100mV的遲滯。當(dāng)使能電壓超過(guò)1.2V時(shí)，調(diào)節(jié)器開(kāi)啟；低于1.1V（典型值）時(shí)，調(diào)節(jié)器關(guān)閉。若將EN引腳連接到PVIN引腳，可實(shí)現(xiàn)上電自動(dòng)啟動(dòng)。

（三）內(nèi)部調(diào)節(jié)器（VREG）

為內(nèi)部控制電路提供穩(wěn)定的電源，建議在VREG和GND引腳之間放置1μF的陶瓷電容。同時(shí)，內(nèi)部調(diào)節(jié)器包含電流限制電路，可保護(hù)電路免受最大外部負(fù)載的影響。

（四）自舉電路

集成了自舉調(diào)節(jié)器，為高端NFET提供柵極驅(qū)動(dòng)電壓。在低端NFET導(dǎo)通時(shí)，BST和SW引腳之間的電容由PVIN引腳充電，推薦使用X7R或X5R的0.1μF陶瓷電容。

（五）振蕩器和同步

通過(guò)在RT引腳和GND引腳之間連接電阻來(lái)設(shè)置開(kāi)關(guān)頻率，公式為(R{RT}(kΩ)=60,000 / [f{SW}(kHz)+10]-5)。也可通過(guò)SYNC引腳連接外部時(shí)鐘進(jìn)行同步，同步時(shí)RT引腳可用于編程相移。

（六）軟啟動(dòng)

通過(guò)在SS引腳和GND引腳之間連接電容來(lái)編程軟啟動(dòng)時(shí)間，公式為(t{ss}=frac{0.6V × C{ss}}{I{ss}})，其中(I{ss})為軟啟動(dòng)上拉電流（3.5μA）。軟啟動(dòng)可防止輸出電壓過(guò)沖和限制浪涌電流。

（七）跟蹤

TRK引腳可使輸出電壓跟蹤另一個(gè)電壓（主電壓），在FPGA、DSP和ASIC等的核心和I/O電壓跟蹤中非常有用。內(nèi)部誤差放大器會(huì)將FB電壓調(diào)節(jié)到內(nèi)部參考電壓、軟啟動(dòng)電壓和TRK電壓中的最低值。

（八）電源良好（PGOOD）

PGOOD引腳是一個(gè)高電平有效、開(kāi)漏輸出的引腳，需要一個(gè)上拉電阻。當(dāng)FB引腳電壓在期望值的±10%范圍內(nèi)時(shí)，PGOOD引腳輸出邏輯高電平；否則輸出邏輯低電平，并且有16個(gè)周期的延遲。

（九）峰值電流限制和短路保護(hù)

當(dāng)電感峰值電流達(dá)到電流限制值時(shí)，高端NFET關(guān)斷，低端NFET導(dǎo)通，過(guò)流計(jì)數(shù)器遞增。若計(jì)數(shù)器超過(guò)10，芯片進(jìn)入打嗝模式，高端和低端NFET均關(guān)斷，持續(xù)七個(gè)軟啟動(dòng)時(shí)間后嘗試重新啟動(dòng)。

（十）過(guò)壓保護(hù)

當(dāng)反饋電壓增加到0.7V時(shí)，內(nèi)部高端NFET關(guān)斷，低端NFET導(dǎo)通，直到低端NFET電流達(dá)到負(fù)電流限制。之后，高端和低端NFET均保持關(guān)斷狀態(tài)，直到FB引腳電壓降至0.63V，芯片恢復(fù)正常運(yùn)行。

（十一）欠壓鎖定

當(dāng)AVIN電壓低于2.5V時(shí)，芯片關(guān)閉；當(dāng)AVIN電壓上升到2.6V以上時(shí)，軟啟動(dòng)周期開(kāi)始，芯片啟用。

（十二）熱關(guān)斷

當(dāng)芯片結(jié)溫超過(guò)150°C時(shí)，熱關(guān)斷電路會(huì)關(guān)閉調(diào)節(jié)器。結(jié)溫下降到125°C以下時(shí)，軟啟動(dòng)重新開(kāi)始。

三、應(yīng)用信息

（一）ADIsimPower設(shè)計(jì)工具

ADP2165/ADP2166得到了ADIsimPower設(shè)計(jì)工具集的支持。該工具可以幫助用戶在幾分鐘內(nèi)生成完整的電源設(shè)計(jì)，包括原理圖、物料清單和性能計(jì)算，還能根據(jù)成本、面積、效率和零件數(shù)量等因素進(jìn)行優(yōu)化設(shè)計(jì)。

（二）外部元件選擇

1. 輸入電容：用于減少PVIN引腳的開(kāi)關(guān)電流引起的輸入電壓紋波，建議選擇10μF至47μF的陶瓷電容，且盡量靠近PVIN引腳放置。輸入電容的電壓額定值應(yīng)大于最大輸入電壓，rms電流額定值應(yīng)大于(I{C{IN_RMS}}=I_{OUT } × sqrt{D times(1-D)})。
2. 輸出電壓設(shè)置：通過(guò)外部電阻分壓器設(shè)置輸出電壓，公式為(V{OUT }=0.6 timesleft(1+frac{R{TOP }}{R{BOT }}right))。為了將輸出電壓精度下降限制在0.5%以內(nèi)，應(yīng)確保(R{BOT}<30 kΩ)。
3. 電感選擇：電感值由工作頻率、輸入電壓、輸出電壓和電感紋波電流決定。一般建議將電感紋波電流設(shè)置為最大負(fù)載電流的三分之一。大電感值可降低紋波電流和提高效率，但會(huì)導(dǎo)致瞬態(tài)響應(yīng)變慢；小電感值則相反。同時(shí)，電感的飽和電流應(yīng)大于峰值電感電流。
4. 輸出電容選擇：輸出電容會(huì)影響輸出紋波電壓、負(fù)載階躍瞬態(tài)和調(diào)節(jié)器的環(huán)路穩(wěn)定性。需要根據(jù)輸出電壓紋波和負(fù)載瞬態(tài)響應(yīng)要求來(lái)選擇合適的電容值和ESR，一般選擇滿足負(fù)載瞬態(tài)和輸出紋波性能的最大輸出電容值。
5. 補(bǔ)償設(shè)計(jì)：對(duì)于峰值電流模式控制，需要進(jìn)行補(bǔ)償設(shè)計(jì)以確保系統(tǒng)的穩(wěn)定性。通過(guò)選擇合適的補(bǔ)償元件(R{C})、(C{C})和(C_{CP})來(lái)補(bǔ)償系統(tǒng)環(huán)路，具體設(shè)計(jì)方法可參考數(shù)據(jù)手冊(cè)中的相關(guān)公式和指南。

四、設(shè)計(jì)示例

以ADP2166為例，假設(shè)輸入電壓(V{PVIN}=5V)，輸出電壓(V{OUT}=1.2V)，輸出電流(I{OUT}=6A)，輸出電壓紋波(Delta V{OUT_RIPPLE}=12mV)，負(fù)載瞬態(tài)1A至5A，開(kāi)關(guān)頻率(f_{SW}=1.2MHz)。

（一）輸出電壓設(shè)置

選擇(R{TOP}=10kΩ)，根據(jù)公式計(jì)算(R{BOT}=10kΩ)。

（二）頻率設(shè)置

將RT引腳連接到VREG引腳，設(shè)置開(kāi)關(guān)頻率為1.2MHz。

（三）電感選擇

將電感紋波電流(Delta I{L})設(shè)置為最大輸出電流的30%，即1.8A。計(jì)算得到電感值(L=0.422μH)，選擇標(biāo)準(zhǔn)值0.47μH的電感。進(jìn)一步計(jì)算得到電感的峰值電流(I{PEAK}=6.809A)，rms電流(I_{RMS}=6.018A)，選擇具有至少6.03A rms電流額定值和6.9A飽和電流額定值的電感，如Würth的744314047。

（四）輸出電容選擇

根據(jù)輸出電壓紋波和負(fù)載瞬態(tài)響應(yīng)要求計(jì)算得到(C{OUT_RIPPLE}=14μF)，(R{ESR}=7.4mΩ)，(C{OUT_OV}=100μF)，(C{OUT_UV}=33μF)。因此，選擇一個(gè)100μF和一個(gè)47μF的X5R、6.3V陶瓷電容，如Murata的GRM32ER60J107ME20和GRM32ER60J476ME20。

（五）補(bǔ)償元件選擇

將交叉頻率(f{C})設(shè)置為(f{SW}/10)，即120kHz。計(jì)算得到(R{C}=28.35kΩ)，(C{C}=669.8pF)，(C{CP}=6.63pF)，選擇標(biāo)準(zhǔn)元件(R{C}=27kΩ)，(C{C}=680pF)，(C{CP}=4.7pF)。

（六）軟啟動(dòng)時(shí)間編程

設(shè)置軟啟動(dòng)時(shí)間為4ms，計(jì)算得到(C{SS}=23.3nF)，選擇標(biāo)準(zhǔn)值(C{SS}=22nF)。

（七）輸入電容選擇

建議使用一個(gè)47μF、X5R、16V的陶瓷電容。

五、PCB布局建議

良好的PCB布局對(duì)于ADP2165/ADP2166的性能至關(guān)重要。以下是一些布局建議：

1. 分離接地平面：使用單獨(dú)的模擬地和功率地平面，將敏感模擬電路和功率元件的接地參考分別連接到相應(yīng)的接地平面，并將兩個(gè)接地平面連接到芯片的暴露焊盤(pán)。
2. 元件放置：將輸入電容、電感和輸出電容盡量靠近芯片放置，并使用短走線。確保高電流環(huán)路走線盡可能短而寬，輸入和輸出電容共享一個(gè)公共的功率地平面。
3. 反饋電阻：將反饋電阻分壓器網(wǎng)絡(luò)盡量靠近FB引腳放置，避免噪聲拾取。在FB走線兩側(cè)放置模擬地平面，減少寄生電容拾取。
4. 散熱設(shè)計(jì)：將芯片的暴露焊盤(pán)連接到一個(gè)大的銅平面，以提高散熱能力。

六、總結(jié)

ADP2165/ADP2166是兩款功能強(qiáng)大、性能優(yōu)越的降壓DC - DC調(diào)節(jié)器，具有高效、靈活和可靠等特點(diǎn)。通過(guò)合理選擇外部元件和優(yōu)化PCB布局，可以充分發(fā)揮它們的性能，滿足各種應(yīng)用場(chǎng)景的需求。在實(shí)際設(shè)計(jì)中，大家可以根據(jù)具體的要求，結(jié)合ADIsimPower設(shè)計(jì)工具進(jìn)行設(shè)計(jì)和優(yōu)化。你在使用類似電源管理芯片時(shí)，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和想法。