DesignCon 2026

當(dāng)?shù)貢r(shí)間2月24日至26日，全球高速系統(tǒng)設(shè)計(jì)領(lǐng)域最具影響力的盛會(huì)——DesignCon 2026在美國(guó)圣何塞會(huì)議中心盛大舉行。作為芯片、板卡和系統(tǒng)設(shè)計(jì)工程師的“年度聚會(huì)”，這里不僅是前沿技術(shù)的風(fēng)向標(biāo)，更是推動(dòng)AI數(shù)據(jù)中心基礎(chǔ)設(shè)施重構(gòu)的策源地。

PART.01

站在硅谷的中心，定義“芯”未來(lái)

自1995年創(chuàng)辦以來(lái)，DesignCon始終是高速通信和半導(dǎo)體領(lǐng)域工程師們的權(quán)威會(huì)議。今年的會(huì)議更是群星云集，議題從量子互聯(lián)網(wǎng)到Agentic AI，從224G/448G高速互連到系統(tǒng)級(jí)電源完整性，直指AI時(shí)代算力爆發(fā)的底層矛盾。

在今年的會(huì)議上，一個(gè)明顯的趨勢(shì)是：行業(yè)的關(guān)注點(diǎn)已不再局限于單顆芯片的性能，而是轉(zhuǎn)向了多芯片協(xié)同、整機(jī)柜供電以及系統(tǒng)級(jí)的熱管理。作為全球領(lǐng)先的電源解決方案供應(yīng)商，MPS（Monolithic Power Systems）深度參與其中，以技術(shù)破局者的姿態(tài)向業(yè)界展示了面向下一代AI服務(wù)器的供電答案。

PART.02

現(xiàn)場(chǎng)直擊：MPS演講技術(shù)熱潮

在本次DesignCon 2026的技術(shù)論文專(zhuān)場(chǎng)，MPS攜手其生態(tài)伙伴，發(fā)表了題為《How Zero Bias Discrete TLVR Maximizes Revenue on Product Boards》的精彩演講。

MPS的專(zhuān)家們深入剖析了零偏壓TLVR（Zero-Bias Trans-Inductor Voltage Regulator）這一創(chuàng)新技術(shù)，證明了該技術(shù)如何在高功率密度與高效率之間實(shí)現(xiàn)平衡。

PART.03

技術(shù)深潛：

ZB-TLVR如何打通AI供電的“任督二脈”？

AI的進(jìn)步依賴(lài)于算力，而算力的瓶頸往往在于供電。新一代AI CPU/GPU在追求極致計(jì)算速度的同時(shí)，其功耗也水漲船高，對(duì)電壓調(diào)節(jié)模塊（VR）提出了近乎苛刻的要求：更快的瞬態(tài)響應(yīng)、更高的電流承載能力以及更高的轉(zhuǎn)換效率。

TLVR（Trans-Inductor Voltage Regulator）通過(guò)在傳統(tǒng)電感外串聯(lián)一個(gè)補(bǔ)償電感（Lc），實(shí)現(xiàn)相位間電流的同步耦合與加速響應(yīng)，從而在提高瞬態(tài)響應(yīng)速度的同時(shí)，降低紋波并減少對(duì)大容量輸出電容的需求。但是TLVR有一個(gè)關(guān)鍵痛點(diǎn)——電感中存在直流偏磁。這迫使設(shè)計(jì)人員不得不選擇體積更大、飽和電流更高，感值更小的電感，導(dǎo)致效率與密度難以兼得。

圖2：傳統(tǒng)TLVR電路拓?fù)?/p>

MPS此次展示的“Zero-Bias TLVR”技術(shù)，巧妙地解決了這一行業(yè)難題：

01消除直流偏置，解鎖“零偏壓”

ZB-TLVR技術(shù)對(duì)傳統(tǒng)TLVR拓?fù)溥M(jìn)行了創(chuàng)新性改造，通過(guò)改變補(bǔ)償電感的位置，讓傳導(dǎo)電感（Trans-Inductor, TL）副邊繞組形成反向電流，抵消磁芯中的直流磁通分量，實(shí)現(xiàn)等效勵(lì)磁電感的零直流偏置。這一設(shè)計(jì)解決了傳統(tǒng)TLVR電感易飽和的問(wèn)題，允許使用更高電感值的TL，既能有效降低電流紋波，又能在保持瞬態(tài)響應(yīng)的前提下降低開(kāi)關(guān)頻率，大幅減少開(kāi)關(guān)損耗，從拓?fù)涞讓犹嵘╇娹D(zhuǎn)換效率。

02不再擔(dān)心飽和，效率飆升

由于消除了直流偏磁，電感感值無(wú)需為高飽和電流（Isat）而妥協(xié)，這使得工程師可以采用感值更高的電感。更高的感值意味著在同樣的電流紋波要求下，可以降低開(kāi)關(guān)頻率，從而大幅降低開(kāi)關(guān)損耗。根據(jù)實(shí)測(cè)數(shù)據(jù)，ZB-TLVR相比傳統(tǒng)TLVR，峰值效率提升了0.73%，在246A的熱設(shè)計(jì)電流（Thermal Design Current, TDC）點(diǎn)，效率依然高出0.31% 。對(duì)于千億參數(shù)的AI訓(xùn)練集群而言，這微小的效率提升意味著巨大的電力成本節(jié)約，為AI算力中心實(shí)現(xiàn)節(jié)能增效。

03電感選型：分立式vs.集成式

MPS的演講給出了清晰的電感選型指南。MPS對(duì)分立TL與集成TL的磁芯損耗、銅損進(jìn)行全維度對(duì)比分析：

分立TL擁有獨(dú)立磁通路徑，磁芯損耗更低，且物理分離的繞組大幅降低高頻下的鄰近效應(yīng)，交流電阻（ACR）損耗遠(yuǎn)低于集成組TL，完美適配AI供電的高頻工作場(chǎng)景；

集成式電感擁有更高的功率密度，容易實(shí)現(xiàn)電路的集成化；更低的副邊阻抗，可以更容易實(shí)現(xiàn)相電流均衡；

分立TL的散熱更均勻，更容易解決AI服務(wù)器高功率下的散熱難題；

分立TL擁有成熟的設(shè)計(jì)方案與制作工藝，并已經(jīng)隨TLVR的普及得到了市場(chǎng)廣泛的驗(yàn)證，當(dāng)前階段，分立TL成本更低，更適合AI算力基礎(chǔ)設(shè)施的規(guī)?；渴?。

04布局優(yōu)化：巧解不對(duì)稱(chēng)布局難題

AI算力的快速負(fù)載瞬態(tài)響應(yīng)，對(duì)供電系統(tǒng)的PCB布局提出了極高要求。MPS針對(duì)ZB-TLVR拓?fù)涞奶匦?，制定了系統(tǒng)化的PCB布局優(yōu)化準(zhǔn)則，從根源上降低寄生損耗，保障供電穩(wěn)定性：

功率級(jí)環(huán)路最小化：縮短Buck半橋輸出節(jié)點(diǎn)到主電感的走線，降低噪聲信號(hào)帶來(lái)的影響，并減少線路阻抗帶來(lái)的功率損耗。采用對(duì)稱(chēng)布局，盡可能保證各相輸出到負(fù)載的走線阻抗一致，避免電流不平衡問(wèn)題；

副邊繞組走線優(yōu)化：針對(duì)ZB-TLVR副邊繞組載流的特性，通過(guò)一系列縮短副邊走線優(yōu)化設(shè)計(jì)，大幅降低了走線損耗，大大提高了峰值效率，TDC點(diǎn)的效率提升大于0.5%。

同時(shí)，ZB-TLVR拓?fù)涮烊淮嬖谧杩共粚?duì)稱(chēng)，采用MPS多相控制器的相電流平衡控制方案，更好地解決了ZB-TLVR拓?fù)涔逃械淖杩共粚?duì)稱(chēng)導(dǎo)致的電流不均問(wèn)題，搭配MPS高效穩(wěn)定的DrMOS，在8相供電/420A輸出電流下仍能保持相電流均衡，穩(wěn)態(tài)性能和瞬態(tài)響應(yīng)完全滿足服務(wù)器的規(guī)范要求。

PART.04

賦能AI：從實(shí)驗(yàn)室到千行百業(yè)

當(dāng)前，AI數(shù)據(jù)中心的基礎(chǔ)設(shè)施正在經(jīng)歷一場(chǎng)“系統(tǒng)級(jí)重構(gòu)”。單機(jī)柜功耗突破100kW大關(guān)，傳統(tǒng)的供電架構(gòu)在巨大的直流壓降（IR Drop）和熱管理挑戰(zhàn)面前捉襟見(jiàn)肘。ZB-TLVR技術(shù)恰逢其時(shí)，它通過(guò)更高的效率直接降低了供電環(huán)節(jié)的熱損耗，緩解了散熱壓力。搭配MPS成熟可靠的VR方案，可以簡(jiǎn)化供電網(wǎng)絡(luò)（PDN）的設(shè)計(jì)難度，讓工程師能將更多精力投入到算力核心的創(chuàng)新中。