傾佳楊茜-死磕算電-CRPS 電源數(shù)字控制技巧：如何實(shí)現(xiàn)高效率的SiC MOSFET同步整流（SR）動(dòng)態(tài)調(diào)節(jié)

1. 引言：人工智能數(shù)據(jù)中心供電架構(gòu)的演進(jìn)與挑戰(zhàn)

隨著生成式人工智能（AI）、大型語言模型（LLM）以及高算力神經(jīng)網(wǎng)絡(luò)的爆發(fā)式增長，數(shù)據(jù)中心基礎(chǔ)設(shè)施的功率密度與能效要求正在經(jīng)歷一場根本性的變革 。傳統(tǒng)的服務(wù)器電源單元（PSU）在通用冗余電源（CRPS）標(biāo)準(zhǔn)尺寸（通常為 73.5 毫米 × 185 毫米 × 40 毫米）下，其功率輸出能力正面臨前所未有的考驗(yàn) 。過去的數(shù)據(jù)中心服務(wù)器單節(jié)點(diǎn)功率需求通常在 800 瓦至 2000 瓦之間，而如今搭載 NVIDIA H100、Blackwell 架構(gòu)或 AMD MI300X 等高吞吐量 GPU 的 AI 服務(wù)器，要求單個(gè) CRPS 電源模塊提供 3.2 千瓦、5.5 千瓦甚至高達(dá) 10 千瓦的峰值功率 。這種功率的急劇攀升使得單機(jī)架的功率消耗從傳統(tǒng)的 30 千瓦躍升至 100 千瓦以上，迫使配電架構(gòu)從傳統(tǒng)的 12 伏直流母線向 48 伏或 54 伏直流架構(gòu)演進(jìn)，以大幅降低輸電電纜上的歐姆損耗（I2R） 。

在追求極高功率密度（通常超過每立方英寸 75 瓦，甚至逼近每立方英寸 100 瓦）的同時(shí)，行業(yè)規(guī)范和環(huán)保法規(guī)（如 80 PLUS Titanium 鈦金級認(rèn)證和歐盟 ErP Lot 9 標(biāo)準(zhǔn)）對電源的轉(zhuǎn)換效率提出了極其苛刻的強(qiáng)制性要求 。鈦金級標(biāo)準(zhǔn)要求電源在 230 伏交流輸入下，在 50% 負(fù)載時(shí)必須達(dá)到 96% 的峰值效率，且在 10% 輕載時(shí)仍需維持 90% 以上的效率 。對于一個(gè) 5.5 千瓦的電源模塊而言，僅僅 0.5% 的效率下降，就意味著系統(tǒng)中額外增加了 27.5 瓦的純熱量耗散。在 CRPS 極其緊湊的物理空間內(nèi)，這部分額外的熱負(fù)荷不僅會嚴(yán)重威脅功率半導(dǎo)體器件和電解電容的長期可靠性，還會迫使系統(tǒng)采用更高轉(zhuǎn)速、更高功耗的散熱風(fēng)扇，從而進(jìn)一步削弱系統(tǒng)的整體能效，并顯著推高數(shù)據(jù)中心的總體擁有成本（TCO）與冷卻開銷 。

為了突破傳統(tǒng)硅（Si）基功率器件的物理極限，目前高端 CRPS 架構(gòu)幾乎全面轉(zhuǎn)向了寬禁帶（WBG）半導(dǎo)體材料，尤其是碳化硅（SiC）MOSFET 。典型的鈦金級 AI 服務(wù)器電源架構(gòu)通常采用交錯(cuò)并聯(lián)無橋圖騰柱功率因數(shù)校正（Totem-Pole PFC）作為前級，配合隔離型全橋 LLC 諧振直流-直流（DC-DC）變換器作為后級 。盡管 SiC MOSFET 在初級側(cè)憑借其極低的開關(guān)損耗和極小的導(dǎo)通電阻（RDS(on)?）展現(xiàn)出了卓越的性能，但在次級側(cè)（二次側(cè)）的整流環(huán)節(jié)中，如何高效地駕馭 SiC 器件依然是一個(gè)復(fù)雜的技術(shù)瓶頸 。傾佳電子力推BASiC基本半導(dǎo)體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅(qū)動(dòng)板，PEBB電力電子積木，Power Stack功率套件等全棧電力電子解決方案。?

基本半導(dǎo)體代理商傾佳電子楊茜致力于推動(dòng)國產(chǎn)SiC碳化硅模塊在電力電子應(yīng)用中全面取代進(jìn)口IGBT模塊，助力電力電子行業(yè)自主可控和產(chǎn)業(yè)升級！

在次級側(cè)，使用 SiC MOSFET 進(jìn)行同步整流（Synchronous Rectification, SR）以替代傳統(tǒng)的無源二極管整流，是達(dá)成鈦金級效率標(biāo)準(zhǔn)的必由之路 。然而，要真正榨干 AI 電源中這“最后的 0.5%”效率，其核心技術(shù)壁壘在于對 SR 死區(qū)時(shí)間（Dead-Time）的極致優(yōu)化與動(dòng)態(tài)控制 。傾佳楊茜剖析 SiC MOSFET 體二極管導(dǎo)通損耗的物理機(jī)制，全面評估傳統(tǒng)模擬同步整流控制的局限性，并詳盡論述如何利用先進(jìn)的數(shù)字信號處理器（DSP）控制算法實(shí)現(xiàn)死區(qū)時(shí)間的動(dòng)態(tài)預(yù)測與自適應(yīng)調(diào)節(jié)。傾佳楊茜結(jié)合基本半導(dǎo)體（BASiC Semiconductor）的多款先進(jìn) SiC MOSFET 器件，探討底層硬件物理特性與高階數(shù)字控制算法之間的深度協(xié)同優(yōu)化策略。

2. 同步整流物理機(jī)制與 SiC 死區(qū)損耗解析

同步整流技術(shù)的核心思想是利用具有極低導(dǎo)通電阻的 MOSFET 替代 LLC 諧振變換器次級側(cè)的整流二極管。當(dāng)變壓器次級繞組輸出正向電流時(shí)，數(shù)字控制器精確驅(qū)動(dòng)對應(yīng)的 SR MOSFET 導(dǎo)通，使得大電流通過低阻抗的 MOSFET 溝道流過，從而將傳統(tǒng)二極管中由正向壓降產(chǎn)生的巨大導(dǎo)通損耗轉(zhuǎn)化為微小的阻性損耗 。

2.1 同步整流的四維損耗模型

在全橋或中心抽頭 LLC 變換器中，SR MOSFET 的總功率耗散可以精確解構(gòu)為四個(gè)維度的物理損耗：溝道導(dǎo)通損耗、開關(guān)損耗、柵極驅(qū)動(dòng)損耗以及死區(qū)時(shí)間體二極管導(dǎo)通損耗 。

溝道導(dǎo)通損耗（Pcond?）由流經(jīng)器件的電流有效值（RMS）與器件處于開啟狀態(tài)下的溝道電阻共同決定，其數(shù)學(xué)表達(dá)式為： Pcond?=IRMS2?×RDS(on)? 由于 SiC MOSFET 的導(dǎo)通電阻具有正溫度系數(shù)特性，隨著結(jié)溫（Tj?）的升高，其導(dǎo)通損耗也會呈非線性增長趨勢 。因此，抑制器件的發(fā)熱不僅關(guān)乎可靠性，更是維持高效率運(yùn)行的先決條件。

開關(guān)損耗（Psw?）在理想的 LLC 諧振變換器設(shè)計(jì)中應(yīng)趨近于零。LLC 拓?fù)涞谋菊魈匦栽试S初級側(cè)開關(guān)管實(shí)現(xiàn)零電壓開通（ZVS），并允許次級側(cè) SR MOSFET 實(shí)現(xiàn)零電流關(guān)斷（ZCS）和零電壓開通（ZVS） 。然而，在實(shí)際的高頻高壓電路中，器件輸出電容（Coss?）的充放電過程會引發(fā)輕微的遲滯損耗，且在非理想諧振狀態(tài)下（如負(fù)載瞬變導(dǎo)致偏離諧振點(diǎn)），不完全的 ZVS 仍會引發(fā)部分硬開關(guān)損耗 。

柵極驅(qū)動(dòng)損耗（Pgate?）源于在極高的開關(guān)頻率（fsw?）下，驅(qū)動(dòng)芯片對 MOSFET 柵極電容的持續(xù)充放電操作。其計(jì)算公式為： Pgate?=QG?×VGS?×fsw? 為了使 SiC MOSFET 的溝道充分反型并達(dá)到最低的 RDS(on)?，其柵極通常需要施加 +15 伏至 +20 伏的高驅(qū)動(dòng)電壓 。在開關(guān)頻率高達(dá)數(shù)百千赫茲的 AI 電源中，器件的總柵極電荷（QG?）成為了一個(gè)不可忽視的能耗來源 。

死區(qū)時(shí)間導(dǎo)通損耗（Pdt?）是本報(bào)告研究的核心焦點(diǎn)。死區(qū)時(shí)間（tdt?）是指在半橋或全橋拓?fù)渲?，為了絕對防止上下管同時(shí)導(dǎo)通造成毀滅性直通短路故障，而在初級側(cè)關(guān)斷信號與次級側(cè)開啟信號（或反之）之間人為強(qiáng)制插入的控制延遲時(shí)間 。在這段短暫的延遲期間內(nèi)，SR MOSFET 的柵極被拉低，溝道處于關(guān)閉狀態(tài)，但變壓器漏感和輸出濾波電感中的續(xù)流電流不能突變，只能被迫通過 SiC MOSFET 內(nèi)部的寄生體二極管流通 。

死區(qū)時(shí)間內(nèi)的功率損耗可以通過以下積分方程近似計(jì)算： Pdt?=VSD?×IF?×(tdt_on?+tdt_off?)×fsw? 其中，VSD? 代表體二極管的正向?qū)▔航?，IF? 代表換流瞬間的瞬態(tài)前向續(xù)流電流，tdt_on? 和 tdt_off? 分別代表開通與關(guān)斷時(shí)的死區(qū)持續(xù)時(shí)間，fsw? 為系統(tǒng)的工作頻率 。

2.2 碳化硅體二極管的效率懲罰效應(yīng)

雖然 SiC MOSFET 在阻斷電壓、導(dǎo)通電阻和開關(guān)速度方面遠(yuǎn)超硅基超結(jié)（Super-Junction）MOSFET，但其材料的寬禁帶特性（碳化硅的禁帶寬度約為 3.26 eV，而硅僅為 1.12 eV）直接導(dǎo)致了其內(nèi)部 P-N 結(jié)具有極高的內(nèi)建電勢 。這一物理特性使得 SiC MOSFET 體二極管的正向壓降（VSD?）通常高達(dá) 3.0 伏至 4.5 伏，幾乎是傳統(tǒng)硅基 MOSFET（通常在 0.8 伏至 1.2 伏之間）的三到四倍 。

這種高正向壓降在死區(qū)時(shí)間內(nèi)會引發(fā)極為嚴(yán)峻的效率懲罰。我們以基本半導(dǎo)體（BASiC Semiconductor）的 B3M025075Z 為例進(jìn)行定量分析。該器件是一款耐壓 750 伏、典型導(dǎo)通電阻僅為 25 毫歐的先進(jìn) SiC MOSFET，但在 25°C 的結(jié)溫下，其體二極管的典型正向壓降 VSD? 達(dá)到了 3.7 伏，最大值更可高達(dá) 4.4 伏 。假設(shè)在一臺工作頻率為 200 kHz 的 AI 服務(wù)器電源中，采用保守的固定死區(qū)時(shí)間設(shè)計(jì)（如單次開關(guān)動(dòng)作引入 150 納秒死區(qū)），并且在換流瞬間流過體二極管的負(fù)載電流為 50 安培。此時(shí)，單顆器件在死區(qū)時(shí)間內(nèi)產(chǎn)生的熱損耗可計(jì)算如下： Pdt?=3.7V×50A×(150ns+150ns)×200,000Hz=11.1W

在采用全橋整流或交錯(cuò)并聯(lián)拓?fù)涞拇渭墏?cè)電路中，往往需要使用四顆甚至八顆這樣的器件。僅四顆器件的死區(qū)損耗就將高達(dá) 44.4 瓦。在總輸出功率為 5.5 千瓦的電源模塊中，這 44.4 瓦的損耗直接吞噬了約 0.8% 的系統(tǒng)總效率 。這對于必須滿足 96% 鈦金級效率紅線的電源工程師而言，是完全不可接受的。

此外，死區(qū)時(shí)間如果設(shè)置過長，還會引發(fā)額外的反向恢復(fù)問題。雖然碳化硅肖特基二極管沒有少數(shù)載流子積聚問題，但 SiC MOSFET 的體二極管在正向?qū)〞r(shí)仍會有少量少數(shù)載流子注入漂移區(qū)。當(dāng)死區(qū)時(shí)間過長，漂移區(qū)內(nèi)的等離子體濃度達(dá)到穩(wěn)態(tài)，此時(shí)若對端 MOSFET 突然導(dǎo)通，體二極管被迫承受反向電壓，必須將這些積聚的載流子掃出，從而產(chǎn)生反向恢復(fù)電荷（Qrr?） 。巨大的反向恢復(fù)電流峰值（Irm?）不僅會導(dǎo)致額外的反向恢復(fù)損耗（Prr?），還會激發(fā)高頻寄生振蕩，加劇電磁干擾（EMI）并危及柵極驅(qū)動(dòng)的安全性 。研究表明，如果能通過數(shù)字控制將死區(qū)時(shí)間精確壓縮至 100 納秒以內(nèi)，可以使體二極管內(nèi)的載流子在達(dá)到穩(wěn)態(tài)前就被提前截?cái)啵瑥亩狗聪蚧謴?fù)相關(guān)的開通損耗降低高達(dá) 21% 。

然而，硬幣的另一面是，如果死區(qū)時(shí)間被盲目地過度壓縮，一旦系統(tǒng)發(fā)生動(dòng)態(tài)延遲或負(fù)載跳變，極易導(dǎo)致初次級側(cè) MOSFET 在時(shí)序上發(fā)生重疊，引發(fā)災(zāi)難性的直通（Shoot-Through）短路電流，瞬間燒毀昂貴的 SiC 模塊 。因此，如何在納米級的精度上動(dòng)態(tài)追蹤并控制死區(qū)時(shí)間，將其壓縮至恰好覆蓋寄生電容充放電的物理極限，是“榨干”這最后 0.5% 效率的核心技術(shù)命題 。

3. 傳統(tǒng)模擬同步整流控制的困境與失效機(jī)制

在早期的服務(wù)器電源設(shè)計(jì)中，同步整流控制器主要依賴于純模擬電路進(jìn)行漏源電壓（VDS?）的直接檢測 。這種經(jīng)典的模擬傳感策略在較低頻率和硅基器件時(shí)代行之有效，但在如今高頻、高壓、高 di/dt 的碳化硅 CRPS 設(shè)計(jì)中，其固有缺陷被無限放大，成為了制約效率提升的短板 。

3.1 Vds 傳感與寄生電感的致命干擾

模擬同步整流芯片的基本工作邏輯如下：芯片引腳直接跨接在 SR MOSFET 的漏極與源極之間，持續(xù)監(jiān)測電壓。當(dāng)初級側(cè)開關(guān)動(dòng)作導(dǎo)致次級繞組開始輸出電流時(shí)，電流首先流過 SR MOSFET 的體二極管，使得 VDS? 瞬間跌落至負(fù)值（例如 -3.7 伏）。內(nèi)部比較器檢測到這一深度負(fù)壓后，立即輸出高電平驅(qū)動(dòng)信號，開啟 MOSFET 溝道。隨著溝道導(dǎo)通，壓降由二極管的 VSD? 切換為由阻性主導(dǎo)的 ?ID?×RDS(on)?。由于 LLC 諧振變換器的電流呈正弦或準(zhǔn)正弦規(guī)律衰減，當(dāng)電流接近零點(diǎn)時(shí)，VDS? 會逐漸回升至接近 0 伏的關(guān)斷閾值（通常設(shè)定在 -10 毫伏至 0 毫伏之間）。一旦觸及該閾值，控制器便判定半個(gè)諧振周期結(jié)束，并迅速關(guān)閉柵極 。

這種方法的致命漏洞在于它忽略了封裝和印刷電路板（PCB）寄生電感（Lpkg?）在超高速電流變化率（di/dt）下的電壓反饋效應(yīng) 。控制器傳感引腳實(shí)際測量到的電壓（Vsense?）并非理想的半導(dǎo)體溝道電壓，而是疊加了電感感應(yīng)電動(dòng)勢的復(fù)合電壓。其數(shù)學(xué)推導(dǎo)如下： Vsense?=VDS(true)?+Lpkg?dtdi?=?ID?×RDS(on)?+Lpkg?dtdi?

在 LLC 變換器的次級電流過零階段，電流正處于急劇下降的階段，這意味著 di/dt 是一個(gè)極大的負(fù)值 。當(dāng)這個(gè)巨大的負(fù)值與封裝寄生電感（Lpkg?）相乘時(shí)，會產(chǎn)生一個(gè)顯著的正向感應(yīng)電壓偏置。這個(gè)正向電壓偏置會人為地將 Vsense? 抬高，導(dǎo)致比較器在真實(shí)的物理電流降至零之前很長一段時(shí)間，就錯(cuò)誤地認(rèn)為 VDS? 已經(jīng)達(dá)到了關(guān)斷閾值 。

這種“過早關(guān)斷（Premature Turn-Off）”現(xiàn)象迫使次級電流在剩余的諧振周期內(nèi)無路可走，只能強(qiáng)行再次沖開 SiC MOSFET 的體二極管進(jìn)行續(xù)流 。結(jié)果是，盡管設(shè)計(jì)中應(yīng)用了同步整流技術(shù)，但在每個(gè)開關(guān)周期的尾聲，系統(tǒng)依然要承受由 SiC 高達(dá) 3.7 伏正向壓降帶來的全額死區(qū)損耗 。

3.2 諧振頻率漂移與穩(wěn)態(tài)控制的盲區(qū)

LLC 諧振變換器通過對開關(guān)頻率（fsw?）進(jìn)行脈沖頻率調(diào)制（PFM）來維持輸出電壓的穩(wěn)壓。這意味著系統(tǒng)工作點(diǎn)會隨著輸入母線電壓的波動(dòng)和 AI 負(fù)載的跳變而在諧振頻率（fr?）上下游離 。

當(dāng)系統(tǒng)在欠諧振狀態(tài)（fsw?

當(dāng)系統(tǒng)在過諧振狀態(tài)（fsw?>fr?）下運(yùn)行時(shí)，次級電流在初級側(cè)進(jìn)行極性翻轉(zhuǎn)時(shí)仍未歸零。此時(shí)，如果不立即強(qiáng)制關(guān)斷 SR MOSFET，就會引發(fā)直通。由于模擬控制器只能被動(dòng)等待電壓閾值，它無法預(yù)判初級側(cè)的翻轉(zhuǎn)動(dòng)作，這就要求系統(tǒng)必須引入極其復(fù)雜的初次級側(cè)高頻數(shù)字隔離通信，以提前通報(bào)時(shí)序，否則極易發(fā)生炸機(jī)故障 。

4. 動(dòng)態(tài)死區(qū)時(shí)間優(yōu)化的先進(jìn)數(shù)字控制算法

為徹底解決模擬控制在處理 SiC MOSFET 時(shí)的寄生干擾與時(shí)序盲區(qū)，當(dāng)今 3 千瓦及以上級別的 AI 鈦金級電源已全面擁抱全數(shù)字控制架構(gòu)。通過采用具有浮點(diǎn)運(yùn)算單元（FPU）、高分辨率脈寬調(diào)制（HRPWM，時(shí)間分辨率低至 150 皮秒）和極低延遲比較器的先進(jìn)數(shù)字微控制器（如 Texas Instruments 的 C2000 系列 TMS320F28075 或 Infineon 的 XMC4400 處理器），電源工程師能夠通過軟件算法對同步整流的時(shí)序進(jìn)行精準(zhǔn)的三維建模與逐周期前饋控制 。

4.1 預(yù)測型同步整流控制（Predictive SR Control）與伏秒平衡算法

預(yù)測型數(shù)字控制算法徹底拋棄了對瞬態(tài) VDS? 閾值的被動(dòng)依賴 。其核心思想是基于法拉第電磁感應(yīng)定律和變壓器勵(lì)磁電感（Lm?）的伏秒平衡（Volt-Second Balance）原理，在線實(shí)時(shí)求解下一個(gè)開關(guān)周期的零電流時(shí)刻 。

在這種控制策略中，DSP 會在一個(gè)開關(guān)周期內(nèi)高速采樣輸入直流母線電壓（Vin?）、輸出電壓（Vout?）以及當(dāng)前的開關(guān)頻率?；?LLC 諧振腔的離散化數(shù)學(xué)模型，控制器利用前一周期（第 k?1 周期）的伏秒積分?jǐn)?shù)據(jù)，推演計(jì)算出當(dāng)前周期（第 k 周期）次級電流的精確過零點(diǎn) 。

一旦計(jì)算出理論導(dǎo)通時(shí)間，DSP 會結(jié)合驅(qū)動(dòng)延遲和器件的固有開關(guān)時(shí)間，提前向 SR MOSFET 的柵極下達(dá)關(guān)斷指令 。為了消除元器件老化、溫度漂移和模型誤差帶來的累積效應(yīng)，預(yù)測算法通常內(nèi)置一個(gè)自適應(yīng)補(bǔ)償環(huán)路。如果通過輔助的邊緣檢測電路發(fā)現(xiàn)關(guān)斷后體二極管的導(dǎo)通時(shí)間長于預(yù)設(shè)的極小值（如 15 納秒），控制器會在下一個(gè)周期內(nèi)自動(dòng)微調(diào)驅(qū)動(dòng)脈寬，使得死區(qū)時(shí)間始終緊貼器件寄生電容放電所需的最小物理極值 。實(shí)驗(yàn)數(shù)據(jù)證明，這種無傳感器（Sensorless）的數(shù)字預(yù)測策略能夠?qū)?SR 時(shí)序誤差控制在導(dǎo)通時(shí)間的 0.6% 以內(nèi)，使整體轉(zhuǎn)換效率相比傳統(tǒng)模型提升多達(dá) 0.5% 。

4.2 基于狀態(tài)軌跡（State-Trajectory）的 SR 動(dòng)態(tài)規(guī)劃

LLC 變換器在不同負(fù)載和頻率下的非線性行為可以映射到由歸一化諧振電容電壓（vCr?）和歸一化諧振電感電流（iLr?）構(gòu)成的二維相平面（Phase Plane）上，形成封閉的運(yùn)行狀態(tài)軌跡（State Trajectory） 。數(shù)字控制的前沿研究表明，利用相平面幾何原理可以實(shí)現(xiàn)極高精度的同步整流定時(shí) 。

通過在初級側(cè)高速采樣諧振電容電壓 vCr?，DSP 能夠準(zhǔn)確標(biāo)定諧振腔當(dāng)前儲存的能量狀態(tài)點(diǎn) 。由于 vCr? 信號的電壓幅值高達(dá)數(shù)百伏，且不包含 di/dt 相關(guān)的電感噪聲分量，因此這種檢測方法完全免疫了次級大電流換流時(shí)的電磁干擾 ?？刂破魍ㄟ^幾何三角函數(shù)方程在線解算狀態(tài)點(diǎn)在圓弧軌跡上的運(yùn)動(dòng)角速度，從而精準(zhǔn)預(yù)判次級電流跌落至零的切點(diǎn)。采用狀態(tài)軌跡控制的 800 瓦原型機(jī)在全頻段內(nèi)均展現(xiàn)出了極強(qiáng)的魯棒性，并在復(fù)雜的負(fù)載跳變中實(shí)現(xiàn)了 97.38% 的卓越效率 。

4.3 諧振電感電壓（RLV）傳感探測技術(shù)

對于受限于計(jì)算能力或成本的數(shù)字系統(tǒng)，一種更為直接且高效的替代方案是基于諧振電感電壓（Resonant Inductor Voltage, RLV）的感測策略 。該策略省去了昂貴且笨重的霍爾電流傳感器或電流互感器（CT），直接利用差分放大電路將初級諧振電感 Lr? 兩端的電壓信號輸入至 DSP 的高速模數(shù)轉(zhuǎn)換器（ADC） 。

在 LLC 運(yùn)行期間，當(dāng)次級電流開始導(dǎo)通或斷開時(shí)，vLr? 的幅值和極性會發(fā)生劇烈的階躍性變化（Jump Direction） 。這些特征明顯的電壓突變就像是系統(tǒng)運(yùn)行狀態(tài)的“心電圖”。DSP 固件中的快速模式識別算法通過捕捉這些拐點(diǎn)，立刻判定 LLC 諧振腔所處的工作階段，并直接推導(dǎo)出次級整流管的開關(guān)時(shí)序 。由于 RLV 信號具有數(shù)十伏的宏大振幅，其信噪比（SNR）遠(yuǎn)高于毫伏級別的 VDS? 傳感信號，徹底解決了高雜散電感環(huán)境下的誤觸發(fā)難題，有效縮小了死區(qū)誤判時(shí)間，間接降低了 SiC 器件的工作溫度 。

4.4 應(yīng)對 AI 負(fù)載瞬變與混合遲滯控制（HHC）

AI 服務(wù)器的一個(gè)顯著特征是其極其極端的負(fù)載瞬變響應(yīng)（Load Transient Response）。在運(yùn)行大型語言模型（如 GPT-2 或 LLaMA-3.1）的推理或訓(xùn)練任務(wù)時(shí)，GPU 往往會隨著數(shù)據(jù)檢查點(diǎn)（Checkpoint）的存取，在數(shù)毫秒內(nèi)經(jīng)歷從滿載（如數(shù)百安培）驟降至近乎空載的深幅跳變，隨后又以驚人的 di/dt 陡然拉升至峰值電流 。

這種被稱為“脈沖式負(fù)載（Bursty Load）”的工作模式是傳統(tǒng) PI（比例-積分）數(shù)字控制器的噩夢 。當(dāng)負(fù)載突降時(shí)，輸出電容面臨嚴(yán)重的過壓風(fēng)險(xiǎn)；此時(shí)若次級 SR 死區(qū)控制響應(yīng)不及時(shí)，極易發(fā)生能量反向泵升（Reverse Power Sinking）導(dǎo)致炸機(jī) 。

為了克服這一挑戰(zhàn)，最先進(jìn)的 AI 電源 DSP 引入了混合遲滯控制（Hybrid Hysteretic Control, HHC）架構(gòu) 。HHC 結(jié)合了直接頻率控制（DFC）與電荷控制（Charge Control）的優(yōu)點(diǎn)，通過監(jiān)測諧振電容的電壓擺幅來控制諧振腔傳遞到輸出端的能量包 。在 HHC 架構(gòu)下，LLC 變換器的高階多極點(diǎn)傳遞函數(shù)被降維成等效的一階系統(tǒng)，賦予了閉環(huán)控制極高的穿越頻率和充足的相位裕度 。

更重要的是，針對同步整流的死區(qū)管理，HHC 算法引入了動(dòng)態(tài)前饋死區(qū)掩碼（Dynamic Dead-Time Mask）。當(dāng) DSP 的過零比較器或電壓反饋環(huán)路探測到異常激烈的電壓偏差（預(yù)示著巨大的負(fù)載階躍）時(shí)，算法會以納秒級的響應(yīng)速度，暫時(shí)“拉寬”次級 SR 的死區(qū)時(shí)間 。犧牲幾個(gè)開關(guān)周期的效率（讓體二極管承受短時(shí)間的續(xù)流損耗），從而換取絕對的時(shí)序隔離，避免直通風(fēng)險(xiǎn)。一旦瞬態(tài)擾動(dòng)平息，自適應(yīng)邏輯便迅速介入，重新將死區(qū)時(shí)間一點(diǎn)點(diǎn)壓縮逼近零極值（通常在 10 至 20 納秒之間），再次奪回屬于那 0.5% 的效率紅利 。

5. 高性能 SiC MOSFET 器件選型與特性剖析：基本半導(dǎo)體的實(shí)踐

再完美的數(shù)字算法，如果缺乏擁有卓越開關(guān)特性和極低寄生參數(shù)的半導(dǎo)體硬件作為執(zhí)行載體，也只能是空中樓閣。數(shù)字 DSP 可以精確下發(fā) 15 納秒寬度的死區(qū)指令，但如果所選用的 SiC MOSFET 器件內(nèi)部柵極電阻（RG(int)?）過大，或輸出電容（Coss?）過于龐大，物理充放電的延遲就會完全吞噬數(shù)字控制的精確度 。

深圳基本半導(dǎo)體（BASiC Semiconductor）作為碳化硅功率器件的領(lǐng)軍品牌，其推出的系列 SiC MOSFET 器件在電容特性、封裝寄生電感和熱阻優(yōu)化方面展現(xiàn)出了針對高頻諧振拓?fù)淞可矶ㄖ频膬?yōu)越性能。以下將通過深入解析這些器件的數(shù)據(jù)手冊，探討其如何與數(shù)字死區(qū)優(yōu)化算法形成完美協(xié)同。

5.1 基本半導(dǎo)體關(guān)鍵 SiC MOSFET 規(guī)格對比

為了客觀評估，我們選取了基本半導(dǎo)體產(chǎn)品矩陣中具有代表性的幾款 650 伏和 750 伏級別的產(chǎn)品進(jìn)行橫向參數(shù)比對：

5.2 Coss? 容值與死區(qū)時(shí)間下限的物理博弈

在 LLC 等零電壓開關(guān)（ZVS）拓?fù)渲校绤^(qū)時(shí)間的存在不僅是為了防止直通，更是為了提供一段至關(guān)重要的“真空期”，讓變壓器勵(lì)磁電感（Lm?）中儲存的能量有足夠的時(shí)間去抽走即將開通的 MOSFET 的輸出電容（Coss?）電荷，并同時(shí)為即將關(guān)斷的 MOSFET 的 Coss? 充電 。

死區(qū)時(shí)間的最短物理極限受到節(jié)點(diǎn)等效電容（Ceq?=2?Coss?+Ctransformer?）和換流電流大小的直接制約。如果 DSP 強(qiáng)行將死區(qū)時(shí)間設(shè)置得低于這個(gè)放電極限時(shí)間，MOSFET 將在漏源兩端仍然存在高壓的情況下被強(qiáng)制開啟，導(dǎo)致電容中儲存的能量（Eoss?）在溝道內(nèi)以熱量的形式劇烈釋放，形成巨大的硬開關(guān)損耗（Phard?=0.5?Coss??V2?fsw?） 。

在基本半導(dǎo)體的產(chǎn)品線中，我們可以觀察到不同器件針對不同功率等級進(jìn)行的電容權(quán)衡：

高頻靈敏型（B3M040065Z）： 這款 650 伏、40 毫歐的器件展現(xiàn)出了極低的輸出電容特征（Coss? 僅為 130 pF），其在 400 伏電壓下儲存在輸出電容中的能量（Eoss?）更是低至 12 微焦（μJ）。這種超低電容特性賦予了該器件極高的電壓壓擺率（dv/dt）潛力。在數(shù)字算法的加持下，DSP 可以毫不猶豫地將死區(qū)時(shí)間極度壓縮，而完全無需擔(dān)心丟失 ZVS 狀態(tài)。它是追求極高開關(guān)頻率（例如 500 kHz 乃至兆赫茲級別）以換取極致磁性元件體積縮小的 AI 電源首選方案。

極端大電流型（B3M010C075Z）： 面對不斷飆升的 AI 集群算力，當(dāng)總線負(fù)載電流逼近數(shù)百安培時(shí)，導(dǎo)通損耗的 I2R 幾何級倍增將成為壓垮散熱系統(tǒng)的最后一根稻草 。B3M010C075Z 作為一款具備驚人 240 安培連續(xù)過流能力的 750 伏旗艦級 SiC MOSFET，將其典型導(dǎo)通電阻做到了驚人的 10 毫歐（在 18 伏柵壓及室溫下） 。即便在 175°C 的極限結(jié)溫下，其 RDS(on)? 依然堅(jiān)挺在 12.5 毫歐的超低水平 。為了達(dá)成如此廣闊的導(dǎo)通溝道面積，其物理代價(jià)是輸入電容（Ciss? 增至 5500 pF）和輸出電容（Coss? 增至 370 pF）的相應(yīng)增大 。在使用這類大芯片面積的器件進(jìn)行同步整流時(shí)，它對數(shù)字控制器的前饋預(yù)測精度提出了極高要求：由于 Coss? 的放電斜率變緩，死區(qū)時(shí)間必須精準(zhǔn)地延長至足以完成 ZVS 的臨界點(diǎn)，多一納秒則帶來額外的體二極管損耗，少一納秒則跌回硬開關(guān)泥潭。一旦配合高分辨率的數(shù)字預(yù)測算法鎖定這一黃金平衡點(diǎn)，該器件在重載下近乎消形的導(dǎo)通損耗將為 10 千瓦級 AI 電源貢獻(xiàn)決定性的效率飛躍。

5.3 先進(jìn)封裝技術(shù)對寄生電感（Ls?）的降維打擊

正如前文第 3.1 節(jié)所述，源極寄生電感（Ls?）在極高 di/dt 下產(chǎn)生的反電動(dòng)勢是摧毀 SR 采樣精度和開關(guān)波形潔凈度的“原罪” 。傳統(tǒng)的 TO-247-3 封裝由于功率回路和驅(qū)動(dòng)回路共用一段較長的源極引腳，在關(guān)斷大電流時(shí)，引腳上的電壓跌落會抵消掉施加在柵極上的真實(shí)負(fù)壓，導(dǎo)致驅(qū)動(dòng)變緩甚至誤開通。

基本半導(dǎo)體通過在封裝物理結(jié)構(gòu)上的銳意創(chuàng)新，為數(shù)字控制算法提供了極為純凈的硬件響應(yīng)環(huán)境：

開爾文源極（Kelvin Source）設(shè)計(jì)： B3M010C075Z 和 B3M040065Z 均采用了 TO-247-4 四腳封裝 。通過引入獨(dú)立的第三引腳（Pin 3）直接從芯片表面的源極金屬層引出柵極驅(qū)動(dòng)的參考地（Kelvin Source），徹底將包含數(shù)百安培換流噪聲的功率源極（Power Source，Pin 2）與脆弱的柵極驅(qū)動(dòng)環(huán)路解耦 。這種物理隔離不僅消除了 Ls??di/dt 對驅(qū)動(dòng)電壓的削弱效應(yīng)，還使得外圍的高速 DSP 驅(qū)動(dòng)器能夠以極其陡峭的邊沿（極大的驅(qū)動(dòng)電流峰值）進(jìn)行充放電，杜絕了振鈴效應(yīng)與寄生重觸發(fā)現(xiàn)象 。

頂部散熱（Top-Side Cooling）表面貼裝架構(gòu)： 針對空間極度受限的 CRPS 模塊，B3M025065B 采用了 TOLT 封裝，而車規(guī)級的 AB3M025065CQ 則采用了 QDPAK 封裝 。這些創(chuàng)新的表面貼裝技術(shù)（SMD）徹底剪除了傳統(tǒng)直插器件長長的金屬引腳，將器件內(nèi)部的回路電感降至個(gè)位數(shù)的納亨（nH）級別 。更為關(guān)鍵的是，頂部散熱設(shè)計(jì)實(shí)現(xiàn)了熱路徑與電氣布局的完美物理分離。電源設(shè)計(jì)工程師可以將發(fā)熱的 SiC MOSFET 緊貼機(jī)殼頂部的散熱冷板，而在其腹部的 PCB 夾層中，以最近的距離貼裝數(shù)字 SR 驅(qū)動(dòng)芯片。這種“零距離”布局最大程度地縮短了 PCB 走線電感，使得 DSP 接收到的漏源電壓（VDS?）反饋信號無比保真，從而允許數(shù)字自適應(yīng)死區(qū)算法以更高的置信度向零極值逼近 。

5.4 銀燒結(jié)工藝與“Baby-Boost”拓?fù)涞臒釠_擊承載

在鈦金級標(biāo)準(zhǔn)下，控制器的電氣損耗削減與封裝的熱阻抗管理是一體兩面的 。在緊湊的 AI 數(shù)據(jù)中心 CRPS 電源中，由于體積限制無法容納海量的輸入大電解電容，目前廣泛采用引入一級輔助升壓電路（被稱為“Baby-Boost”或 Hold-up Time Extension Circuit）的拓?fù)浼軜?gòu)來應(yīng)對電網(wǎng)斷電瞬態(tài)，以滿足嚴(yán)格的 20 毫秒滿載保持時(shí)間（Hold-up Time）規(guī)范 。

當(dāng)交流電網(wǎng)發(fā)生瞬時(shí)跌落時(shí)，這部分升壓電路瞬間全負(fù)荷啟動(dòng)，龐大的能量在極短的時(shí)間內(nèi)涌入次級側(cè)，對 SR 整流管施加毀滅性的熱脈沖沖擊。B3M010C075Z 器件引入了先進(jìn)的銀燒結(jié)（Silver Sintering）工藝進(jìn)行管芯貼裝 。相比于傳統(tǒng)的錫膏焊接，銀燒結(jié)材料擁有優(yōu)異得多的熱導(dǎo)率，這直接使得該器件的結(jié)到殼熱阻（Rth(jc)?）被壓低至業(yè)界罕見的 0.20 K/W 。在應(yīng)對 AI 負(fù)載的極端電流尖峰或掉電保護(hù)的爆發(fā)現(xiàn)象時(shí)，最高可達(dá) 750 瓦的功率耗散能力（Ptot?）確保了器件能夠在超越 175°C 結(jié)溫紅線前，將致命的熱量瞬間傳導(dǎo)至散熱器，為 AI 服務(wù)器集群提供堅(jiān)不可摧的供電韌性 。

6. 面向“最后 0.5%”效率的系統(tǒng)級軟硬件協(xié)同優(yōu)化策略

試圖僅僅通過將硅器件替換為 SiC 器件，或者單純地用 DSP 替換模擬芯片，是無法在 5 千瓦以上級別電源中擠出最后那珍貴的 0.5% 效率的。它要求控制理論、固件算法、磁性元件與半導(dǎo)體器件物理特性的深度閉環(huán)與系統(tǒng)級協(xié)同演進(jìn) 。

6.1 死區(qū)壓縮反哺初級勵(lì)磁電感（Lm?）優(yōu)化

在 LLC 諧振變換器中，死區(qū)時(shí)間（tdt?）的設(shè)定與變壓器的勵(lì)磁電感（Lm?）是一個(gè)此消彼長的耦合方程。為了確保初級側(cè)開關(guān)管在死區(qū)時(shí)間內(nèi)能夠?qū)崿F(xiàn) ZVS，必須利用勵(lì)磁電流（Im?）去抽空節(jié)點(diǎn)的等效寄生電容（Ceq?）。其物理約束關(guān)系為：

Im?≥tdt?Vin??Ceq??

如果次級側(cè)的數(shù)字 SR 控制算法足夠強(qiáng)悍，且選用了如 B3M040065Z 這類 Coss? 極低的優(yōu)質(zhì) SiC MOSFET，系統(tǒng)就能夠極大地壓縮次級導(dǎo)通體二極管的死區(qū)時(shí)間（例如從傳統(tǒng)的 150 納秒大幅縮減至 30 納秒甚至更低） 。當(dāng)死區(qū)時(shí)間的需求在時(shí)域上被極大放寬，電源磁件工程師就獲得了極為寶貴的設(shè)計(jì)自由度：他們可以大幅度地增加變壓器的勵(lì)磁電感（Lm?）值。

勵(lì)磁電感 Lm? 一旦增大，系統(tǒng)循環(huán)激蕩在初級側(cè)的無功勵(lì)磁電流（Im?）就會隨之成比例地減小。由于初級側(cè)開關(guān)管的導(dǎo)通損耗正比于電流的平方（Im2??RDS(on)?），減小循環(huán)無功電流等于直接抹去了初級側(cè)大量無謂的歐姆發(fā)熱 。因此，在次級側(cè)通過精準(zhǔn)數(shù)字算法摳出來的幾十納秒死區(qū)，經(jīng)過拓?fù)湓淼姆糯笮?yīng)，最終轉(zhuǎn)化為整個(gè)初級側(cè)導(dǎo)通損耗的顯著下降，形成極具價(jià)值的全局效率正向反饋飛輪。

6.2 主動(dòng)?xùn)艠O驅(qū)動(dòng)（AGD）與開關(guān)軌跡調(diào)制

SiC 器件高達(dá) 100kV/μs 以上的驚人開關(guān)速度，是一把不折不扣的雙刃劍。它在削減開關(guān)重疊面積（降低開關(guān)損耗）的同時(shí)，其激發(fā)的極高 dv/dt 和 di/dt 極易在雜散電感上誘發(fā)兇猛的電壓尖峰和高頻電磁震蕩（EMI） 。為了抑制這些尖峰，傳統(tǒng)的做法往往是妥協(xié)性地增大外部柵極電阻（Rg?），但這等于又把好不容易通過換用 SiC 降下來的開關(guān)損耗給加了回去 。

新一代基于高算力微控制器的數(shù)字架構(gòu)，引入了主動(dòng)?xùn)艠O驅(qū)動(dòng)（Active Gate Driving, AGD）或優(yōu)化開關(guān)策略（Optimized Switching Strategy, OSS）的革命性概念 。在此架構(gòu)下，DSP 不再輸出單一的方波電平，而是能夠在開關(guān)瞬態(tài)的納米級時(shí)間窗口內(nèi)，根據(jù)實(shí)時(shí)采集的 VDS? 變化率，動(dòng)態(tài)調(diào)制注入到 SiC MOSFET 柵極的電流強(qiáng)度。

例如，在器件開通瞬間，當(dāng)柵極電壓到達(dá)米勒平臺（Miller Plateau）區(qū)域、漏極電壓開始急劇下降時(shí)，DSP 控制驅(qū)動(dòng)器進(jìn)行微小的可變電壓介入，短暫削弱驅(qū)動(dòng)電流，從而柔化 di/dt 和 dv/dt 的斜率 。實(shí)驗(yàn)數(shù)據(jù)表明，這種數(shù)字軌跡調(diào)制技術(shù)能夠在不明顯增加開關(guān)耗時(shí)的前提下，將漏源電壓超調(diào)量（Voltage Overshoot）壓制高達(dá) 40% 。

電壓超調(diào)的成功壓制，賦予了硬件選型上的降維打擊能力。例如，在 400 伏的直流母線上，原本為了應(yīng)對超過 200 伏的關(guān)斷尖峰而不得不選用較高耐壓且內(nèi)阻較高的器件；而在 AGD 技術(shù)的保護(hù)下，設(shè)計(jì)師可以放心地選用耐壓 650 伏但擁有極低導(dǎo)通電阻和超小結(jié)電容的器件（如 B3M025065B） 。這種控制層面對器件應(yīng)力的解放，從根本上激活了低壓低阻型寬禁帶材料的高效潛能，再度為沖擊最后 0.5% 的效率巔峰掃清了障礙 。

7. 結(jié)語

隨著人工智能應(yīng)用向深水區(qū)邁進(jìn)，數(shù)據(jù)中心的能源輸送網(wǎng)絡(luò)正承受著前所未有的壓力。在這個(gè)背景下，通用冗余電源（CRPS）不僅要滿足從 3 千瓦向 10 千瓦攀升的狂暴算力需求，更要在逼近每立方英寸 100 瓦的極致物理空間內(nèi)，堅(jiān)守 80 PLUS 鈦金級那不可妥協(xié)的 96% 效率紅線。在這個(gè)毫瓦必爭的技術(shù)競技場中，削減所有可能存在的冗余損耗已不僅是工程上的追求，更是關(guān)乎數(shù)據(jù)中心生存與否的剛性門檻。

寬禁帶碳化硅（SiC）MOSFET 固然以其零反向恢復(fù)電荷的特性在開關(guān)領(lǐng)域大殺四方，但其異常高昂的體二極管正向壓降（VSD?），卻讓同步整流的死區(qū)時(shí)間變成了吞噬效率的無底洞。傳統(tǒng)的基于 VDS? 被動(dòng)模擬采樣的 SR 控制策略，在面對 SiC 極高的開關(guān)速度和封裝寄生電感的惡劣高頻反饋時(shí)顯得力不從心，過早的誤關(guān)斷反而讓體二極管承受了大量的續(xù)流發(fā)熱。

突破這一瓶頸的唯一途徑，是徹底擁抱具備高階浮點(diǎn)運(yùn)算能力和高分辨率時(shí)鐘機(jī)制的數(shù)字控制（DSP/MCU）架構(gòu)。通過運(yùn)用伏秒平衡預(yù)測、相平面狀態(tài)軌跡解析以及諧振電感電壓（RLV）感測等前沿?cái)?shù)字算法，電源大腦得以超脫于惡劣的電磁噪聲，在納秒級的精度上預(yù)判次級電流的過零時(shí)刻，并將死區(qū)時(shí)間死死壓縮在其物理充放電所需的絕對極值范圍內(nèi)。在應(yīng)對 AI 算力特有的脈沖式瞬變負(fù)載時(shí)，混合遲滯控制（HHC）與動(dòng)態(tài)前饋死區(qū)掩碼的結(jié)合，更是完美兼顧了高動(dòng)態(tài)響應(yīng)的效率訴求與避免交叉直通的安全底線。

然而，精妙的數(shù)字代碼終究需要無懈可擊的硅基鋼鐵去執(zhí)行。以基本半導(dǎo)體 B3M010C075Z、B3M025065B 為代表的先進(jìn) SiC 器件，以其超低的極值導(dǎo)通電阻（低至 10 毫歐）、為高頻換流優(yōu)化的極小輸出電容（Coss?）、以及徹底斬?cái)喙苍礃O電感干擾的 TO-247-4 開爾文與 TOLT/QDPAK 頂部散熱封裝，成為了承載高頻高精度數(shù)字驅(qū)動(dòng)指令的完美物理容器。

總而言之，要在極其逼仄的 CRPS 模塊中榨干那最后 0.5% 的極限效率，絕非依賴單一維度的修修補(bǔ)補(bǔ)。它是一場由底層 SiC 器件的先進(jìn)封裝物理學(xué)、中層諧振腔磁性參數(shù)解耦設(shè)計(jì)，以及高層復(fù)雜數(shù)字軌跡預(yù)測算法所共同譜寫的協(xié)同進(jìn)化交響曲。唯有在這三個(gè)維度上達(dá)到極致的諧振，方能為澎湃激蕩的通用人工智能時(shí)代，筑起堅(jiān)不可摧的高效能源基石。

審核編輯 黃宇