深入剖析LTC6952：高性能時(shí)鐘發(fā)生器的卓越之選

在當(dāng)今高速發(fā)展的電子領(lǐng)域，對于高性能、低抖動(dòng)時(shí)鐘發(fā)生器的需求日益增長。LTC6952作為一款杰出的產(chǎn)品，以其卓越的性能和豐富的功能，為工程師們解決了諸多時(shí)鐘設(shè)計(jì)難題。本文將詳細(xì)剖析LTC6952的特性、應(yīng)用以及設(shè)計(jì)要點(diǎn)，幫助電子工程師更好地了解和運(yùn)用這款產(chǎn)品。

文件下載：LTC6952.pdf

一、LTC6952的特性亮點(diǎn)

1. 超低抖動(dòng)性能

LTC6952擁有令人矚目的超低抖動(dòng)特性。其輸出抖動(dòng)極低，如在積分帶寬為12kHz至20MHz、頻率達(dá)到4.5GHz時(shí)，附加輸出抖動(dòng)小于6fs RMS；采用ADC SNR方法測量時(shí)，附加輸出抖動(dòng)為65fs RMS。這種超低抖動(dòng)性能對于對時(shí)鐘精度要求極高的應(yīng)用，如高速數(shù)據(jù)轉(zhuǎn)換器、無線通信等至關(guān)重要，能夠顯著提高系統(tǒng)的性能和穩(wěn)定性。

2. 豐富的輸出功能

該芯片具備十一個(gè)獨(dú)立的低噪聲輸出，這些輸出可進(jìn)行靈活配置。既可以作為設(shè)備時(shí)鐘，也能作為SYSREF信號，為系統(tǒng)設(shè)計(jì)提供了極大的靈活性。同時(shí)，每個(gè)輸出都有可編程的粗?jǐn)?shù)字和細(xì)模擬延遲功能，能夠精確調(diào)整輸出信號的相位和延遲，滿足不同應(yīng)用場景的需求。

3. JESD204B/C支持

LTC6952支持JESD204B/C標(biāo)準(zhǔn)，特別是Subclass 1 SYSREF信號生成。這使得它在高速數(shù)據(jù)轉(zhuǎn)換器和數(shù)字信號處理系統(tǒng)中具有廣泛的應(yīng)用前景，能夠方便地實(shí)現(xiàn)多芯片同步和數(shù)據(jù)對齊，確保系統(tǒng)的高效運(yùn)行。

4. 多芯片同步技術(shù)

采用了EZSync?和ParallelSync?多芯片同步協(xié)議，能夠輕松實(shí)現(xiàn)多個(gè)LTC6952芯片之間的時(shí)鐘同步。這種同步技術(shù)具有低抖動(dòng)和高精度的特點(diǎn)，為大規(guī)模時(shí)鐘分配系統(tǒng)提供了可靠的解決方案。

5. 低相位噪聲

在歸一化帶內(nèi)相位噪聲方面表現(xiàn)出色，達(dá)到了 -229dBc/Hz的優(yōu)異指標(biāo)，歸一化帶內(nèi)1/f噪聲更是低至 -281dBc/Hz。低相位噪聲能夠有效減少時(shí)鐘信號的干擾，提高系統(tǒng)的信噪比和信號質(zhì)量。

6. 寬工作溫度范圍

其工作結(jié)溫范圍為 -40°C至125°C，能夠適應(yīng)各種惡劣的工作環(huán)境，保證在不同溫度條件下都能穩(wěn)定工作，為工業(yè)和汽車等領(lǐng)域的應(yīng)用提供了可靠保障。

二、LTC6952的典型應(yīng)用

1. 高性能數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘

在高速數(shù)據(jù)采集和處理系統(tǒng)中，數(shù)據(jù)轉(zhuǎn)換器（如ADC和DAC）對時(shí)鐘信號的精度和抖動(dòng)非常敏感。LTC6952的超低抖動(dòng)和豐富的輸出功能，使其成為高性能數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘的理想選擇。它能夠?yàn)閿?shù)據(jù)轉(zhuǎn)換器提供精確的時(shí)鐘信號，確保數(shù)據(jù)轉(zhuǎn)換的準(zhǔn)確性和穩(wěn)定性。

2. 無線基礎(chǔ)設(shè)施

無線通信系統(tǒng)需要高精度的時(shí)鐘來保證信號的調(diào)制、解調(diào)以及數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。LTC6952的高性能特點(diǎn)能夠滿足無線基礎(chǔ)設(shè)施對于時(shí)鐘的嚴(yán)格要求，如基站、無線接入點(diǎn)等設(shè)備中的時(shí)鐘分配和同步。

3. 測試和測量

在測試和測量儀器中，精確的時(shí)鐘信號是保證測量精度和穩(wěn)定性的關(guān)鍵。LTC6952的高精度和低抖動(dòng)特性，使其能夠?yàn)闇y試和測量設(shè)備提供可靠的時(shí)鐘源，確保測量結(jié)果的準(zhǔn)確性。

三、LTC6952的內(nèi)部結(jié)構(gòu)與工作原理

1. PLL核心

LTC6952內(nèi)置了一個(gè)鎖相環(huán)（PLL）核心，主要由參考分頻器、相位頻率檢測器（PFD）、超低噪聲電荷泵和整數(shù)反饋分頻器組成。參考分頻器（R）將輸入的參考頻率進(jìn)行分頻，得到適合PFD比較的頻率；PFD根據(jù)參考分頻器和反饋分頻器（N）的輸出信號的相位差，產(chǎn)生相應(yīng)的脈沖信號控制電荷泵；電荷泵將PFD的脈沖信號轉(zhuǎn)換為電流信號，驅(qū)動(dòng)外部的環(huán)路濾波器；環(huán)路濾波器對電荷泵的輸出進(jìn)行濾波，產(chǎn)生控制電壓來調(diào)整VCO的頻率，使其輸出頻率穩(wěn)定在所需的值。

2. 輸出分頻器和延遲

十一個(gè)獨(dú)立的輸出分頻器（M0 - M10）直接由VCO輸入緩沖器驅(qū)動(dòng)，將VCO的頻率進(jìn)行分頻，得到所需的輸出頻率。每個(gè)輸出都有獨(dú)立的數(shù)字延遲（DDELx）和模擬延遲（ADELx）功能。數(shù)字延遲可以通過編程實(shí)現(xiàn)整數(shù)倍的VCO半周期延遲，而模擬延遲則可以在較小的步長內(nèi)進(jìn)一步精確調(diào)整輸出延遲時(shí)間。這種精細(xì)的延遲調(diào)整功能能夠滿足不同應(yīng)用對輸出信號相位和延遲的要求。

3. 同步和SYSREF生成

LTC6952具備強(qiáng)大的同步和SYSREF生成功能。通過EZS_SRQ輸入或軟件信號（SSRQ），可以實(shí)現(xiàn)所有輸出的同步，使其具有已知的相位對齊關(guān)系。在JESD204B/C應(yīng)用中，還可以根據(jù)需要生成SYSREF信號，包括自由運(yùn)行、門控和有限脈沖等多種模式，為多芯片系統(tǒng)的數(shù)據(jù)對齊提供了有效的解決方案。

四、LTC6952的設(shè)計(jì)要點(diǎn)

1. 環(huán)路濾波器設(shè)計(jì)

穩(wěn)定的PLL系統(tǒng)需要精心設(shè)計(jì)外部環(huán)路濾波器。設(shè)計(jì)環(huán)路濾波器時(shí)，可以參考LTC6952Wizard應(yīng)用工具，它能輔助進(jìn)行系統(tǒng)的設(shè)計(jì)和仿真。一般建議使用三階環(huán)路濾波器以獲得最佳的相位噪聲和雜散性能。設(shè)計(jì)步驟如下：

• 確定輸出頻率：根據(jù)應(yīng)用需求，利用公式 (f{VCO}=f{REF} cdot N / R) 和 (f{OUTx}=f{VCO} / Mx) 確定所需的輸出頻率，同時(shí)調(diào)整R、N和Mx的值，滿足頻率約束條件，并盡量使用最小的R值。
• 選擇開環(huán)帶寬：開環(huán)帶寬（BW）應(yīng)至少小于PFD頻率的10倍，以保證系統(tǒng)的穩(wěn)定性。通常在數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中，帶寬會設(shè)置在VCO噪聲和帶內(nèi)噪聲的最佳交點(diǎn)處。
• 選擇環(huán)路濾波器組件：根據(jù)公式 (BW cong I{CP} cdot R{Z} cdot K{VCO} /(2 cdot pi cdot N)) 計(jì)算 (R{Z}) 的值，其中 (I{CP}) 為電荷泵電流，(K{VCO}) 為VCO增益因子。然后根據(jù) (R{Z}) 的值，使用公式 (C{1}=4 /(pi cdot BW cdot R{Z}))、(C{P}=1 /(12 cdot pi cdot BW cdot R{Z}))、(C{2}=1 /(18 cdot pi cdot BW cdot R{Z})) 和 (R{1}=R{Z}) 計(jì)算 (C{1})、(C{P})、(C{2}) 和 (R_{1}) 的值。

2. 數(shù)字和模擬輸出延遲

數(shù)字延遲（DDELx）以VCO半周期為單位，可以通過公式 (t{DDELx}=DDELx /(2 cdot f{VCO})) 計(jì)算延遲時(shí)間。模擬延遲（ADELx）對于校正PCB布線引起的信號時(shí)序差異非常有用，但使用時(shí)要注意會對抖動(dòng)性能產(chǎn)生一定影響，建議盡量在SYSREF路徑中使用。模擬延遲時(shí)間可以根據(jù)公式進(jìn)行近似計(jì)算，對于 (ADELx < 32)，(t{ADELx}=[(11.25 cdot ADELx + 93.8)^{-2.5}+(0.00285 cdot f{OUTx})^{2.5}]^{-0.4})；對于 (ADELx = 32) 至63，(t_{ADELx}=[(26 cdot ADELx - 517)^{-2.5}])。

3. 參考輸入和VCO輸入

參考輸入信號的質(zhì)量對PLL的性能至關(guān)重要。為了達(dá)到芯片的帶內(nèi)相位噪聲性能，建議輸入至少6dBm的正弦波信號或至少0.5VP - P的方波信號，且信號的轉(zhuǎn)換速率至少為20V/μs。VCO輸入信號的頻率范圍為DC至4.5GHz，其最大幅度為1.6VP - P，同樣需要低噪聲和高轉(zhuǎn)換速率（至少100V/μs）。當(dāng)VCO輸入轉(zhuǎn)換速率小于2V/ns時(shí)，可以啟用內(nèi)部寬帶噪聲濾波電路（FILTV = 1）以提高相位噪聲性能。

4. PCB布局和電源旁路

在PCB布局時(shí)，要特別注意電源旁路和接地設(shè)計(jì)，以減少電源去耦和接地電感。所有電源 (V^{+}) 引腳都應(yīng)使用0.01μF或0.1μF的陶瓷電容直接旁路到接地平面，且盡量靠近引腳。接地連接應(yīng)使用多個(gè)過孔到接地平面，以降低接地電阻和電感。芯片的外露焊盤是接地連接，必須直接焊接到PCB焊盤上，并通過多個(gè)熱過孔連接到接地平面，以保證良好的熱性能和電氣性能。

五、設(shè)計(jì)實(shí)例分析

1. JESD204B/C EZSync獨(dú)立設(shè)計(jì)實(shí)例

以一個(gè)包含兩個(gè)JESD204B/C ADC、兩個(gè)JESD204B/C DAC和一個(gè)JESD204B/C兼容FPGA的系統(tǒng)為例，該系統(tǒng)需要11個(gè)獨(dú)立的時(shí)鐘和SYSREF信號。

• 確定分頻器值：根據(jù)公式計(jì)算出R = 1，fPFD = 100MHz，N = 40。
• 選擇環(huán)路帶寬：使用LTC6952Wizard工具，確定最佳的環(huán)路帶寬為16kHz。
• 選擇環(huán)路濾波器組件：選擇 (I{CP}=11.2mA)，計(jì)算出 (R{Z}=71.5Omega)，(C{1}=1.2mu F)，(C{P}=22nF)，(C{2}=15nF)，(R{1}=71.5Omega)。
• 確定輸出模式和分頻值：根據(jù)系統(tǒng)需求，確定每個(gè)輸出的模式（時(shí)鐘、SYSREF或SYNC/SRQ直通）和分頻值。
• 確定數(shù)字延遲值：通過計(jì)算，確定每個(gè)輸出的數(shù)字延遲值，以保證SYSREF信號與對應(yīng)的設(shè)備時(shí)鐘具有正確的相位關(guān)系。
• 編程和同步：將計(jì)算得到的分頻器值、輸出延遲和其他設(shè)置編程到芯片中，然后進(jìn)行同步操作，使輸出信號具有已知的相位對齊關(guān)系。

2. JESD204B/C EZSync多芯片設(shè)計(jì)實(shí)例

對于一個(gè)包含四個(gè)JESD204B/C ADC、四個(gè)JESD204B/C DAC和一個(gè)JESD204B/C兼容FPGA的系統(tǒng)，需要19個(gè)獨(dú)立的時(shí)鐘和SYSREF信號。根據(jù)系統(tǒng)需求，選擇EZSync多芯片協(xié)議，使用一個(gè)控制器（LTC6952）和一個(gè)跟隨器（LTC6953）。設(shè)計(jì)步驟與上述獨(dú)立設(shè)計(jì)實(shí)例類似，但需要考慮控制器和跟隨器之間的同步和信號傳輸問題。例如，控制器的輸出需要驅(qū)動(dòng)跟隨器的VCO輸入和EZS_SRQ引腳，并且需要進(jìn)行適當(dāng)?shù)难舆t調(diào)整，以保證所有輸出信號的同步。

3. JESD204B/C ParallelSync設(shè)計(jì)實(shí)例

在一個(gè)包含八個(gè)JESD204B/C ADC和一個(gè)JESD204B/C兼容FPGA的系統(tǒng)中，需要19個(gè)獨(dú)立的時(shí)鐘和SYSREF信號。根據(jù)系統(tǒng)需求，選擇ParallelSync多芯片協(xié)議，使用一個(gè)LTC6953作為參考分配芯片和兩個(gè)LTC6952并行工作。設(shè)計(jì)過程中需要注意參考信號的同步和分配，以及各芯片之間的同步信號（EZS_SRQ）的時(shí)序控制。同時(shí)，為了減小芯片間的相位偏差，可以設(shè)置RAO位為1，但會導(dǎo)致PLL帶內(nèi)噪聲略有下降（< 1.0dB）。

六、總結(jié)

LTC6952作為一款高性能的時(shí)鐘發(fā)生器，具有超低抖動(dòng)、豐富的輸出功能、JESD204B/C支持和多芯片同步等諸多優(yōu)點(diǎn)，廣泛應(yīng)用于高性能數(shù)據(jù)轉(zhuǎn)換器、無線基礎(chǔ)設(shè)施和測試測量等領(lǐng)域。在設(shè)計(jì)過程中，需要重點(diǎn)關(guān)注環(huán)路濾波器設(shè)計(jì)、數(shù)字和模擬輸出延遲、參考輸入和VCO輸入以及PCB布局和電源旁路等方面，以確保系統(tǒng)的性能和穩(wěn)定性。通過以上詳細(xì)的剖析和設(shè)計(jì)實(shí)例分析，相信電子工程師們對LTC6952有了更深入的了解，能夠在實(shí)際應(yīng)用中更好地發(fā)揮其優(yōu)勢，設(shè)計(jì)出更加優(yōu)秀的電子系統(tǒng)。你在使用LTC6952的過程中遇到過哪些有趣的挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。