AD80066：16位CCD/CIS信號(hào)處理器的全面解析

在電子設(shè)計(jì)領(lǐng)域，信號(hào)處理器的性能直接影響著整個(gè)系統(tǒng)的表現(xiàn)。今天我們就來(lái)深入探討一款功能強(qiáng)大的16位CCD/CIS信號(hào)處理器——AD80066。

文件下載：AD80066KRSZ.pdf

產(chǎn)品概述

AD80066是一款專為成像應(yīng)用設(shè)計(jì)的完整模擬信號(hào)處理器。它采用4通道架構(gòu)，能夠?qū)€性電荷耦合器件（CCD）或接觸式圖像傳感器（CIS）陣列的輸出進(jìn)行采樣和調(diào)理。該處理器具有16位、24 MSPS的模數(shù)轉(zhuǎn)換器（ADC），可根據(jù)需求配置為4通道、3通道、2通道或1通道設(shè)備，靈活性極高。

產(chǎn)品特性

高性能ADC

AD80066配備16位、24 MSPS的ADC，支持4通道最高24 MHz（6 MHz/通道）和3通道最高24 MHz（8 MHz/通道）的操作，能夠滿足高速數(shù)據(jù)采集的需求。

靈活的輸入配置

輸入范圍可選擇3 V或1.5 V峰峰值，還具備輸入鉗位電路，能有效保護(hù)輸入信號(hào)。同時(shí)，相關(guān)雙采樣（CDS）功能可提高信號(hào)的準(zhǔn)確性。

可編程增益和偏移

支持1×~6×的可編程增益和±300 mV的可編程偏移，可根據(jù)不同的應(yīng)用場(chǎng)景進(jìn)行靈活調(diào)整。

多種輸出模式

采用多路復(fù)用的字節(jié)寬輸出，還有可選的單字節(jié)輸出模式，方便與不同的系統(tǒng)進(jìn)行接口。

低功耗設(shè)計(jì)

在24 MHz操作時(shí)功耗為490 mW，并且提供降低功耗模式和睡眠模式，有助于延長(zhǎng)設(shè)備的續(xù)航時(shí)間。

數(shù)字接口兼容性

具備3線串行數(shù)字接口，支持3 V/5 V數(shù)字I/O兼容性，方便與其他數(shù)字設(shè)備進(jìn)行通信。

應(yīng)用領(lǐng)域

AD80066廣泛應(yīng)用于各種成像設(shè)備，如平板文檔掃描儀、膠片掃描儀、數(shù)字彩色復(fù)印機(jī)和多功能外設(shè)等。其高性能和靈活性使其成為這些應(yīng)用的理想選擇。

技術(shù)細(xì)節(jié)

工作模式

AD80066支持多種工作模式，包括4通道CDS模式、4通道SHA模式、1通道CDS模式和1通道SHA模式。通過(guò)編程配置寄存器，可以選擇不同的工作模式。

4通道CDS模式

在該模式下，AD80066同時(shí)采樣A、B、C、D四個(gè)輸入電壓。CDSCLK1下降沿采樣CCD波形的參考電平，CDSCLK2下降沿采樣數(shù)據(jù)電平。每個(gè)CDS放大器輸出參考電平和數(shù)據(jù)電平的差值，經(jīng)過(guò)偏移DAC和PGA處理后，通過(guò)16位ADC進(jìn)行采樣。

4通道SHA模式

此模式下，AD80066同樣同時(shí)采樣A、B、C、D四個(gè)輸入電壓，采樣點(diǎn)由CDSCLK2控制。輸入信號(hào)相對(duì)于OFFSET引腳的電壓進(jìn)行采樣，OFFSET引腳可用于粗偏移調(diào)整。

內(nèi)部寄存器

AD80066的內(nèi)部寄存器包括配置寄存器、復(fù)用寄存器、PGA增益寄存器和偏移寄存器。通過(guò)3線串行接口對(duì)這些寄存器進(jìn)行編程，可以實(shí)現(xiàn)對(duì)增益、偏移和工作模式的調(diào)整。

配置寄存器

控制AD80066的工作模式和偏置電平，如輸入電壓范圍、內(nèi)部電壓參考、CDS/SHA模式、輸出模式、操作速度和電源模式等。

復(fù)用寄存器

控制采樣通道的順序，可根據(jù)需要選擇不同的通道順序。

PGA增益寄存器

每個(gè)通道都有獨(dú)立的PGA增益寄存器，可在64個(gè)增量中調(diào)整增益范圍。

偏移寄存器

用于單獨(dú)編程A、B、C、D四個(gè)通道的偏移，范圍從 -300 mV到 +300 mV，以512個(gè)增量進(jìn)行調(diào)整。

電路操作

模擬輸入 - CDS模式

在CDS模式下，CCD參考電平在CDSCLK1從高到低轉(zhuǎn)換時(shí)采樣，數(shù)據(jù)電平在CDSCLK2從高到低轉(zhuǎn)換時(shí)采樣。輸入鉗位由CDSCLK1控制，可將CCD信號(hào)電平轉(zhuǎn)換到AD80066的輸入共模范圍內(nèi)。

模擬輸入 - SHA模式

在SHA模式下，輸入信號(hào)在CDSCLK2下降沿采樣，OFFSET引腳的電壓也在此時(shí)采樣。輸入鉗位在該模式下禁用。

可編程增益放大器（PGA）

每個(gè)通道都有一個(gè)PGA，增益范圍從1×（0 dB）到5.8×（15.5 dB），可在64個(gè)步驟中進(jìn)行調(diào)整。增益曲線近似為線性dB，但V/V增益與寄存器代碼非線性相關(guān)。

性能指標(biāo)

模擬規(guī)格

包括最大轉(zhuǎn)換速率、精度、模擬輸入?yún)?shù)、放大器參數(shù)、噪聲和串?dāng)_、電源抑制比等。例如，4通道CDS模式下最大轉(zhuǎn)換速率為24 MSPS，ADC分辨率為16位，積分非線性（INL）為 +20/ -5 LSB，微分非線性（DNL）為 ±0.5 LSB。

數(shù)字規(guī)格

規(guī)定了邏輯輸入和輸出的電壓、電流和電容等參數(shù)，確保與數(shù)字系統(tǒng)的兼容性。

時(shí)序規(guī)格

詳細(xì)說(shuō)明了時(shí)鐘參數(shù)、串行接口時(shí)序和數(shù)據(jù)輸出延遲等，保證系統(tǒng)的正常運(yùn)行。

電路和布局建議

輸入耦合電容

推薦使用0.1 μF的輸入耦合電容，可減少信號(hào)衰減、提高線性度和降低采樣誤差。

接地和電源

建議使用單個(gè)接地平面，DRVDD數(shù)字驅(qū)動(dòng)電源可單獨(dú)使用，但需與其他部分的接地平面解耦。

數(shù)字輸出負(fù)載

應(yīng)盡量減少數(shù)字輸出的負(fù)載，可使用短跡線連接到數(shù)字ASIC或使用外部數(shù)字緩沖器。

時(shí)序要求

為減少數(shù)字瞬變的影響，CDSCLK2的下降沿應(yīng)與ADCCLK的上升沿同時(shí)或提前發(fā)生。

解耦電容

所有0.1 μF的解耦電容應(yīng)盡可能靠近AD80066的引腳。

未使用輸入

在1通道模式下，未使用的模擬輸入應(yīng)接地。

總結(jié)

AD80066作為一款高性能的16位CCD/CIS信號(hào)處理器，具有豐富的功能和出色的性能。其靈活的配置選項(xiàng)、低功耗設(shè)計(jì)和廣泛的應(yīng)用領(lǐng)域，使其成為成像設(shè)備設(shè)計(jì)中的理想選擇。在實(shí)際應(yīng)用中，工程師們需要根據(jù)具體需求合理配置內(nèi)部寄存器，優(yōu)化電路和布局，以充分發(fā)揮AD80066的優(yōu)勢(shì)。大家在使用AD80066的過(guò)程中，有沒(méi)有遇到過(guò)什么特別的問(wèn)題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)?？歡迎在評(píng)論區(qū)分享。