深入剖析CS5373A：高性能ΔΣ調(diào)制器與測(cè)試DAC的完美結(jié)合

在電子設(shè)計(jì)領(lǐng)域，高性能、低功耗的模數(shù)轉(zhuǎn)換和信號(hào)處理芯片一直是工程師們追求的目標(biāo)。CIRRUS LOGIC的CS5373A就是這樣一款出色的芯片，它集成了高性能的ΔΣ調(diào)制器與測(cè)試DAC，為我們帶來(lái)了諸多優(yōu)秀的特性和功能。今天，我們就來(lái)深入剖析CS5373A，看看它在實(shí)際應(yīng)用中能為我們帶來(lái)怎樣的驚喜。

文件下載：CS5373A-ISZR.pdf

1. 芯片概述

CS5373A是一款高性能的第四階ΔΣ調(diào)制器，同時(shí)集成了數(shù)字-to-analog轉(zhuǎn)換器（DAC）。當(dāng)它與CS3301A/02A差分放大器以及CS5378數(shù)字濾波器相結(jié)合時(shí)，能夠構(gòu)建出一個(gè)小型、低功耗、自測(cè)試、高精度的單通道測(cè)量系統(tǒng)。

2. 主要特性

2.1 調(diào)制器特性

• 架構(gòu)優(yōu)勢(shì)：采用四階ΔΣ架構(gòu)，具有時(shí)鐘抖動(dòng)容忍能力，能有效應(yīng)對(duì)復(fù)雜的時(shí)鐘環(huán)境。
• 寬帶寬與高幅度：輸入信號(hào)帶寬從DC到2kHz，最大交流幅度可達(dá)5V（5Vpp差分），最大直流幅度為±2.5Vdc差分，能滿足多種信號(hào)的處理需求。
• 高動(dòng)態(tài)范圍：在不同帶寬下展現(xiàn)出卓越的信噪比，如在215Hz帶寬（2ms采樣）時(shí)達(dá)到127dB SNR，430Hz帶寬（1ms采樣）時(shí)為124dB SNR。
• 低總諧波失真：典型值為 -118dB THD（0.000126%），最大值為 -112dB THD（0.000251%），確保信號(hào)的高質(zhì)量處理。
• 低功耗：功耗僅為25mW和10μW，非常適合對(duì)功耗要求較高的應(yīng)用場(chǎng)景。

2.2 測(cè)試DAC特性

• 靈活的輸出選擇：提供數(shù)字ΔΣ輸入，可選擇差分模擬輸出，包括用于電子測(cè)試的精密輸出（OUT±）和用于傳感器測(cè)試的緩沖輸出（BUF±）。
• 多模式操作：具備多種交流和直流操作模式，輸出信號(hào)帶寬從DC到100Hz，最大交流幅度為5V（5Vpp差分），最大直流幅度為 +2.5Vdc差分。
• 可選擇衰減：提供1、1/2、1/4、1/8、1/16、1/32、1/64的衰減選擇，能與CS3301A/02A完美匹配。
• 出色性能：在交流和直流模式下都有出色的THD表現(xiàn)，如OUT AC典型值為 -115dB THD，BUF AC典型值為 -105dB THD。
• 低功耗：交流模式/直流模式功耗為40mW / 25mW，睡眠模式/掉電模式功耗為2.5mW / 600μW。

2.3 通用特性

• 小尺寸封裝：采用28引腳SSOP封裝，尺寸僅為8mm x 10mm，節(jié)省電路板空間。
• 雙極性電源配置：VA+ = +2.5V，VA - = -2.5V，VD = +3.3V，為芯片提供穩(wěn)定的電源供應(yīng)。

3. 工作原理

3.1 調(diào)制器工作原理

CS5373A調(diào)制器將來(lái)自CS3301A/02A放大器的差分模擬輸入信號(hào)轉(zhuǎn)換為512kbits每秒的過(guò)采樣串行位流。這個(gè)過(guò)采樣位流隨后由CS5378數(shù)字濾波器進(jìn)行抽取，轉(zhuǎn)換為24位輸出。在這個(gè)過(guò)程中，調(diào)制器憑借其高動(dòng)態(tài)范圍和低總諧波失真，以及極低的功耗，實(shí)現(xiàn)了對(duì)5Vpp或更小差分信號(hào)的高精度測(cè)量。

3.2 測(cè)試DAC工作原理

測(cè)試DAC由CS5378數(shù)字濾波器的測(cè)試位流（TBS）發(fā)生器驅(qū)動(dòng)，可工作在交流或直流測(cè)試模式。交流測(cè)試模式用于測(cè)量系統(tǒng)的THD和CMRR性能，直流測(cè)試模式則用于增益校準(zhǔn)和脈沖測(cè)試。通過(guò)設(shè)置不同的衰減和模式，DAC能夠輸出滿足各種測(cè)試需求的信號(hào)。

4. 操作模式

4.1 調(diào)制器模式（MODE 0）

該模式下，ΔΣ調(diào)制器啟用，DAC的交流和直流測(cè)試電路禁用，以節(jié)省功率。常用于完成自測(cè)試后的正常傳感器測(cè)量。在調(diào)制器模式下，差分模擬輸入信號(hào)被轉(zhuǎn)換為MDATA輸出上的過(guò)采樣ΔΣ串行位流，其“1”的密度與模擬輸入信號(hào)的差分幅度成正比。

4.2 交流測(cè)試模式（MODE 1, 2, 3, 6）

這些模式啟用調(diào)制器，并利用CS5378數(shù)字濾波器的數(shù)字測(cè)試位流（TBS）輸入來(lái)構(gòu)建模擬交流波形。不同的模式下，OUT和BUF輸出的啟用情況不同，可根據(jù)具體的測(cè)試需求進(jìn)行選擇。

4.3 直流測(cè)試模式（MODE 4, 5）

啟用調(diào)制器和直流測(cè)試電路，創(chuàng)建精確的直流電壓輸出。通過(guò)測(cè)量這兩種直流測(cè)試模式，可以計(jì)算出測(cè)量通道的精確增益校準(zhǔn)系數(shù)，還可以進(jìn)行脈沖測(cè)試和傳感器阻抗測(cè)量等操作。

4.4 睡眠模式（MODE 7）

當(dāng)不需要進(jìn)行測(cè)量時(shí)，該模式可關(guān)閉調(diào)制器、交流測(cè)試電路和直流測(cè)試電路，以節(jié)省系統(tǒng)功率。此時(shí)，調(diào)制器數(shù)字輸出以及BUF和OUT模擬輸出均為高阻抗。

5. 信號(hào)連接

5.1 數(shù)字信號(hào)連接

• MCLK連接：由CS5378數(shù)字濾波器生成，通常為2.048MHz。MCLK必須具有低帶內(nèi)抖動(dòng)，以保證模擬性能。
• MSYNC連接：同樣由CS5378數(shù)字濾波器提供，用于同步模擬采樣。
• MDATA連接：調(diào)制器輸出的ΔΣ串行位流，其“1”的密度與模擬輸入信號(hào)的差分幅度成正比。
• MFLAG連接：用于指示調(diào)制器是否處于不穩(wěn)定狀態(tài)。
• TDATA連接：測(cè)試DAC的數(shù)字輸入，期望以256kHz的速率接收編碼的一位ΔΣ數(shù)據(jù)。
• GPIO連接：由CS5378通過(guò)GPCFG寄存器控制，用于設(shè)置CS5373A的模式和衰減，以及CS3301A/02A放大器的輸入多路復(fù)用器和增益引腳。

5.2 模擬信號(hào)連接

• INR±, INF±調(diào)制器輸入：分為差分粗信號(hào)和細(xì)信號(hào)，需要簡(jiǎn)單的差分抗混疊RC濾波器來(lái)確保高頻信號(hào)不會(huì)混疊到測(cè)量帶寬內(nèi)。
• DAC輸出衰減：通過(guò)ATT2、ATT1和ATT0引腳選擇7種模擬輸出衰減設(shè)置，可與CS3301A/02A的增益范圍匹配。
• DAC OUT±精密輸出：用于測(cè)試高性能電子測(cè)量通道，對(duì)外部負(fù)載敏感，應(yīng)直接連接到CS3301A/02A放大器的差分輸入。
• DAC BUF±緩沖輸出：用于測(cè)試外部傳感器，對(duì)外部負(fù)載不太敏感。
• DAC CAP±連接：需要連接10nF C0G類型的電容器，以創(chuàng)建內(nèi)部抗混疊濾波器，確保低功耗ΔΣ DAC電路的穩(wěn)定性。

6. 電壓參考與電源供應(yīng)

6.1 電壓參考

CS5373A需要一個(gè)2.500V的精密電壓參考，通過(guò)VREF±引腳提供。為了保證電壓參考的穩(wěn)定性，需要進(jìn)行適當(dāng)?shù)碾娫磁月泛蚏C濾波，并注意PCB布線，以減少外部噪聲的干擾。

6.2 電源供應(yīng)

芯片具有正模擬電源引腳（VA+）、負(fù)模擬電源引腳（VA -）、數(shù)字電源引腳（VD）和接地引腳（GND）。電源供應(yīng)需要進(jìn)行適當(dāng)?shù)呐月诽幚?，PCB布線也需要特別注意，以確保電源和接地的正確性。同時(shí)，要注意防止SCR閂鎖現(xiàn)象的發(fā)生，可通過(guò)連接反向偏置的肖特基二極管來(lái)避免。

7. 應(yīng)用建議

• 時(shí)鐘穩(wěn)定性：由于MCLK對(duì)芯片性能影響較大，建議使用基于晶體或VCXO的系統(tǒng)時(shí)鐘，以確保低帶內(nèi)抖動(dòng)。
• 濾波器選擇：在調(diào)制器輸入和DAC輸出端，應(yīng)選擇高質(zhì)量的抗混疊濾波器組件，如C0G類型的電容器，以保證信號(hào)的質(zhì)量。
• 電源設(shè)計(jì)：合理的電源旁路和PCB布線對(duì)于芯片的穩(wěn)定工作至關(guān)重要，要注意避免電源噪聲對(duì)芯片性能的影響。
• 測(cè)試模式選擇：根據(jù)具體的測(cè)試需求，選擇合適的操作模式和衰減設(shè)置，以獲得準(zhǔn)確的測(cè)試結(jié)果。

8. 總結(jié)

CS5373A以其高性能、低功耗、靈活的操作模式和豐富的功能，為電子工程師提供了一個(gè)強(qiáng)大的工具。無(wú)論是在傳感器測(cè)量、系統(tǒng)測(cè)試還是其他應(yīng)用場(chǎng)景中，它都能展現(xiàn)出出色的性能。在使用過(guò)程中，我們需要充分了解其特性和工作原理，合理進(jìn)行信號(hào)連接和電源設(shè)計(jì)，以發(fā)揮其最大的優(yōu)勢(shì)。希望通過(guò)本文的介紹，能幫助大家更好地理解和應(yīng)用CS5373A芯片。你在使用類似芯片時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和想法。