深入剖析CMOS Sigma - Delta調制器AD7720：原理、特性與應用設計

引言

在當今的電子設計領域，高精度的模數(shù)轉換是眾多應用的關鍵需求。CMOS Sigma - Delta調制器AD7720作為一款性能卓越的模數(shù)轉換器件，為工程師們提供了一種可靠的解決方案。本文將對AD7720進行全面深入的剖析，涵蓋其特性、功能、參數(shù)、典型應用以及設計要點等方面，希望能為電子工程師們在實際設計中提供有價值的參考。

文件下載：AD7720BRU.pdf

一、AD7720的基本特性

1. 主要特性參數(shù)

• 時鐘頻率：支持12.5 MHz的主時鐘頻率，能夠滿足高速數(shù)據(jù)處理的需求。
• 輸入范圍靈活：可接受0 V to +2.5 V或±1.25 V的差分輸入范圍，適用于多種不同的信號類型。
• 輸出形式：單比特輸出流，方便后續(xù)數(shù)字處理。
• 動態(tài)范圍：具備90 dB的動態(tài)范圍，能有效處理信號幅度的變化。
• 電源供應：AVDD和DVDD均為 +5 V ± 5%，電源要求較為常見，便于供電設計。
• 片內參考電壓：集成了2.5 V的高精度電壓參考，減少了外部元件的使用。
• 封裝形式：采用28 - 引腳的TSSOP封裝，體積小巧，適合高密度的PCB設計。

2. 總體概述

AD7720是一款7階Sigma - Delta調制器，它能將模擬輸入信號轉換為高速的1比特數(shù)據(jù)流。該器件無需外部采樣保持電路，通過模擬調制器對模擬輸入進行連續(xù)采樣，輸入信息以“1”的密度形式包含在輸出流中，可通過合適的數(shù)字濾波器重構原始信息。

二、功能框圖與引腳配置

1. 功能框圖解析

從功能框圖中可以清晰地看到，AD7720包含多個關鍵模塊，如Sigma - Delta調制器、時鐘電路、控制邏輯等。AVDD和DVDD分別為模擬和數(shù)字電源，REF1和REF2與參考電壓相關，VIN(+)和VIN(-)為模擬輸入引腳，DATA為輸出的單比特數(shù)據(jù)流，SCLK為串行時鐘。

2. 引腳配置與功能

三、技術參數(shù)詳解

1. 靜態(tài)性能

• 分辨率：使用理想FIR濾波器測試時可達16位，能提供較高的轉換精度。
• 差分非線性：最大±1 LSB，保證了單調性，確保輸出碼的變化與輸入信號的變化呈線性關系。
• 積分非線性、校準前后的偏移誤差和增益誤差等參數(shù)都在一定范圍內，為準確的信號轉換提供了保障。同時，增益誤差不包括參考誤差，調制器增益是相對于REF2引腳電壓進行校準的。

2. 模擬輸入

• 信號輸入范圍：雙極性模式下為±VREF2/2，單極性模式下為0 to VREF2，可根據(jù)實際需求靈活選擇。
• 最大輸入電壓為AVDD，最小輸入電壓為0 V，明確了輸入信號的安全范圍。
• 輸入采樣電容、采樣速率和差分輸入阻抗等參數(shù)與輸入電路的設計密切相關。差分輸入阻抗與MCLK頻率有關，公式為 (Z{IN}=10^{9}/(8f{MCLK})) kΩ。

  3. 參考輸入

  REF1和REF2的輸出電壓有一定的范圍，其輸出電壓漂移和輸出阻抗等參數(shù)影響著參考電壓的穩(wěn)定性。使用內部參考時，需在REF1和AGND之間連接100 nF電容；使用外部參考時，可根據(jù)最低系統(tǒng)增益誤差要求選擇合適的連接方式。

  4. 動態(tài)規(guī)格

  在不同的輸入模式（單極性和雙極性）下，信號與噪聲加失真比、總諧波失真、無雜散動態(tài)范圍等參數(shù)表現(xiàn)良好。例如，在雙極性模式下，使用理想FIR濾波器測試時，信號與噪聲加失真比最小為 - 90 dB。這些參數(shù)反映了器件在處理動態(tài)信號時的性能。

  5. 時鐘與邏輯

• MCLK的占空比、高低電平電壓有明確要求，確保時鐘信號的穩(wěn)定性。
• 邏輯輸入和輸出的電流、電壓、電容等參數(shù)規(guī)定了與外部電路的接口標準。

  6. 電源供應

  AVDD和DVDD的電壓范圍為4.75/5.25 V，不同工作模式下的功耗不同，正常工作模式下最大電流為43 mA，待機模式下最大為25 μA，低功耗設計適用于對功率敏感的應用。

四、典型應用與設計要點

1. Sigma - Delta ADC原理與實現(xiàn)

AD7720采用Sigma - Delta轉換技術，將模擬輸入轉換為數(shù)字脈沖序列。通過高過采樣率將量化噪聲從0擴展到 (f_{MCLK}/2)，并使用高階調制器對噪聲頻譜進行整形，降低了感興趣頻段內的噪聲能量。

2. 輸入電路設計

• 差分輸入：AD7720使用差分輸入來抑制共模噪聲，輸入電壓需在AGND和AVDD之間。單極性和雙極性模式下輸入范圍不同，可根據(jù)實際情況選擇合適的模式。
• 抗混疊電路：為了減少采樣過程中的失真，可在放大器和AD7720輸入之間連接低通RC濾波器。也可采用在兩個輸入引腳之間連接電容的方式，減少電荷轉移，同時串聯(lián)電阻隔離放大器和采樣電流尖峰，并提供抗混疊極點。選擇濾波器的截止頻率需考慮數(shù)字濾波器通帶的滾降和第一鏡像頻率的衰減要求。輸入抗混疊電路的電容應選擇低介電吸收的薄膜電容，如聚丙烯、聚苯乙烯或聚碳酸酯電容；若使用陶瓷電容，需選擇NPO介質。

  3. 參考電壓應用

  AD7720的參考電路包括片內2.5 V帶隙參考和參考緩沖電路。使用內部參考時，需在REF1和AGND之間連接100 nF電容；使用外部參考時，可將外部參考連接到REF1或REF2，但要注意不同連接方式可能引入的誤差。無論使用哪種參考，REF2都需直接連接220 nF電容到AGND，以提供動態(tài)負載所需的電荷。

  4. 時鐘生成

  AD7720可使用晶體或外部時鐘信號生成主時鐘。使用晶體時，需參考晶體制造商的建議選擇負載電容；使用外部時鐘時，時鐘信號應無振鈴，上升時間不小于5 ns。為減少時鐘信號的噪聲和抖動，可采用差分傳輸方式，并使用低相位噪聲的時鐘源。同時，時鐘發(fā)生器應與噪聲較大的數(shù)字電路隔離，接地并進行充分的去耦。

  5. 校準與控制

• 偏移和增益校準：通過MZERO和GC引腳可配置AD7720測量偏移和增益誤差。校準前需復位器件，使調制器處于已知狀態(tài)。不同輸入模式（單極性/雙極性）下校準結果不同，切換模式后需重新校準。
• 待機與復位：STBY引腳可使器件進入低功耗待機模式，關閉調制器時鐘并移除模擬電路偏置。RESET引腳用于將調制器復位到已知狀態(tài)，復位后需等待1000個MCLK周期讓調制器電路穩(wěn)定后再讀取比特流。
• DVAL信號：DVAL引腳用于指示輸入信號超范圍導致調制器輸出數(shù)據(jù)無效。當檢測到輸入過載時，調制器會復位到穩(wěn)定狀態(tài)，DVAL低電平保持20個時鐘周期。

  6. 接地與布局

• 由于AD7720的模擬輸入為差分形式，其模擬和數(shù)字電源獨立引腳，可減少模擬和數(shù)字部分的耦合。PCB設計時，應將模擬和數(shù)字部分分開，使用獨立的接地平面，并在一處連接模擬和數(shù)字地。
• 避免在器件下方鋪設數(shù)字線路，模擬接地平面應覆蓋AD7720下方，以減少噪聲耦合。電源供應線路應使用寬走線，降低阻抗，減少電源線上的毛刺影響。時鐘等快速切換信號應使用數(shù)字地屏蔽，避免輻射噪聲到其他電路，同時避免數(shù)字和模擬信號交叉。
• 所有模擬和數(shù)字電源都應使用100 nF陶瓷電容和10 μF鉭電容進行去耦，且電容應盡可能靠近器件放置。

五、總結

AD7720作為一款高性能的CMOS Sigma - Delta調制器，憑借其豐富的特性和靈活的應用方式，在高精度模數(shù)轉換領域具有廣泛的應用前景。電子工程師在設計過程中，需要深入理解其技術參數(shù)和工作原理，合理設計輸入電路、參考電壓、時鐘生成等部分，并注意接地和布局等細節(jié)，以充分發(fā)揮AD7720的性能優(yōu)勢，實現(xiàn)高質量的模數(shù)轉換設計。你在實際設計中是否遇到過類似器件的應用問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。