AD6674：高性能385 MHz帶寬IF多樣性接收器的技術(shù)剖析

在當(dāng)今的通信系統(tǒng)中，高性能的中頻（IF）接收器至關(guān)重要。AD6674作為一款385 MHz帶寬的混合信號IF接收器，憑借其卓越的性能和豐富的功能，在通信領(lǐng)域得到了廣泛應(yīng)用。本文將對AD6674進(jìn)行詳細(xì)的技術(shù)剖析，為電子工程師們提供全面的參考。

文件下載：AD6674.pdf

產(chǎn)品概述

AD6674集成了兩個(gè)14位、采樣率可達(dá)1.0 GSPS/750 MSPS/500 MSPS的模數(shù)轉(zhuǎn)換器（ADC），以及多個(gè)數(shù)字信號處理模塊，包括四個(gè)寬帶數(shù)字下變頻器（DDC）、噪聲整形再量化器（NSR）和可變動態(tài)范圍（VDR）監(jiān)測模塊。它具備片上緩沖器和采樣保持電路，設(shè)計(jì)目標(biāo)是支持高達(dá)2 GHz的寬帶模擬信號采樣，在小封裝內(nèi)實(shí)現(xiàn)了寬輸入帶寬、高采樣率、出色的線性度和低功耗。

關(guān)鍵特性

• JESD204B接口：采用JESD204B（Subclass 1）編碼的串行數(shù)字輸出，提供高速數(shù)據(jù)傳輸能力。
• 優(yōu)異的動態(tài)性能：在340 MHz頻率下，帶內(nèi)無雜散動態(tài)范圍（SFDR）可達(dá)83 dBFS，信噪比（SNR）為66.7 dBFS。
• 低功耗設(shè)計(jì)：每個(gè)通道在750 MSPS采樣率下的總功耗僅為1.4 W（默認(rèn)設(shè)置）。
• 靈活的輸入范圍：AD6674 - 750和AD6674 - 1000的輸入范圍為1.46 V p - p至1.94 V p - p（標(biāo)稱值1.70 V p - p），AD6674 - 500為1.46 V p - p至2.06 V p - p（標(biāo)稱值2.06 V p - p）。
• 多種功能模塊：具備噪聲整形再量化器（NSR）和可變動態(tài)范圍（VDR）功能，可根據(jù)不同應(yīng)用需求進(jìn)行靈活配置。
• 集成數(shù)字處理器：每個(gè)通道集成了兩個(gè)寬帶數(shù)字處理器，包括12位數(shù)控振蕩器（NCO）和多達(dá)四個(gè)級聯(lián)的半帶濾波器。

工作原理

ADC架構(gòu)

AD6674的ADC采用多級、差分流水線架構(gòu)，并集成了輸出誤差校正邏輯。輸入緩沖器為模擬輸入信號提供了終止阻抗，可通過SPI進(jìn)行調(diào)整，默認(rèn)值為400 Ω。輸入緩沖器優(yōu)化了線性度、噪聲和功耗，減少了ADC的反沖。量化輸出在數(shù)字校正邏輯中組合成最終的16位結(jié)果，流水線架構(gòu)允許第一級處理新的輸入樣本，而其余級處理先前的樣本，采樣發(fā)生在時(shí)鐘的上升沿。

模擬輸入考慮

模擬輸入采用差分緩沖器，內(nèi)部共模電壓為2.05 V。時(shí)鐘信號交替切換輸入電路的采樣和保持模式，輸入信號源需在半個(gè)時(shí)鐘周期內(nèi)為采樣電容充電并穩(wěn)定。在輸入電路中串聯(lián)小電阻可減少驅(qū)動源輸出級的峰值瞬態(tài)電流，使用低Q電感或鐵氧體磁珠可降低模擬輸入的高差分電容，實(shí)現(xiàn)ADC的最大帶寬。對于不同頻率的應(yīng)用，可采用不同的輸入配置，如差分變壓器耦合，以獲得最佳性能。

時(shí)鐘輸入考慮

為獲得最佳性能，建議使用差分信號驅(qū)動AD6674的采樣時(shí)鐘輸入（CLK +和CLK -），可通過變壓器或時(shí)鐘驅(qū)動器進(jìn)行交流耦合。時(shí)鐘占空比通常需保持在5%的公差范圍內(nèi)，若無法保證50%的占空比，可提供更高倍數(shù)的時(shí)鐘頻率，并通過內(nèi)部時(shí)鐘分頻器進(jìn)行調(diào)整。輸入時(shí)鐘分頻器可將Nyquist輸入時(shí)鐘除以1、2、4或8，分頻比可通過寄存器0x10B進(jìn)行選擇，最大輸出頻率為1.0 GHz，CLK±輸入的最大頻率為4 GHz。

數(shù)字下變頻器（DDC）

AD6674包含四個(gè)數(shù)字下變頻器，用于濾波和降低輸出數(shù)據(jù)速率。每個(gè)DDC由頻率轉(zhuǎn)換級、濾波級、增益級和復(fù)數(shù)到實(shí)數(shù)轉(zhuǎn)換級組成，可獨(dú)立啟用和禁用，以提供所需的處理功能。DDC可配置為輸出實(shí)數(shù)數(shù)據(jù)或復(fù)數(shù)輸出數(shù)據(jù)，輸入和輸出的I/Q選擇可通過寄存器進(jìn)行控制。

噪聲整形再量化器（NSR）

NSR功能可在Nyquist帶寬的子帶內(nèi)保持高于9位的SNR，對接收器的諧波性能無影響。啟用NSR時(shí)，會額外引入3.0 dB的損耗，但不影響SNR性能。NSR提供兩種帶寬模式（21% BW模式和28% BW模式），可通過SPI進(jìn)行獨(dú)立控制，中心頻率可通過設(shè)置寄存器進(jìn)行調(diào)整。

可變動態(tài)范圍（VDR）

VDR數(shù)字處理模塊可在Nyquist帶寬的子帶內(nèi)保持高達(dá)14位的動態(tài)范圍，在整個(gè)Nyquist帶寬內(nèi)，始終提供至少9位的動態(tài)范圍。VDR可獨(dú)立控制每個(gè)通道，工作在復(fù)數(shù)或?qū)崝?shù)模式下，帶寬和模式可通過寄存器0x430進(jìn)行選擇。當(dāng)輸入信號違反定義的掩碼時(shí)，VDR會降低輸出分辨率，可通過設(shè)置寄存器將VDR懲罰位和/或VDR高低分辨率位插入輸出數(shù)據(jù)流作為控制位。

JESD204B接口

AD6674的數(shù)字輸出采用JEDEC標(biāo)準(zhǔn)No. JESD204B串行接口，可實(shí)現(xiàn)高達(dá)12.5 Gbps的鏈路速率。JESD204B數(shù)據(jù)傳輸塊將ADC的并行數(shù)據(jù)組裝成幀，并使用8B/10B編碼和可選的加擾形成串行輸出數(shù)據(jù)。鏈路建立過程包括代碼組同步（CGS）、初始車道對齊序列（ILAS）和用戶數(shù)據(jù)傳輸。物理層由高速電路組成，將并行數(shù)據(jù)轉(zhuǎn)換為一、二或四個(gè)高速差分串行數(shù)據(jù)通道。

性能指標(biāo)

直流指標(biāo)

AD6674的直流指標(biāo)包括分辨率、精度、溫度漂移、內(nèi)部電壓參考、模擬輸入和電源等方面。分辨率為14位，保證無丟失碼，偏移誤差、增益誤差等指標(biāo)在不同溫度下具有良好的穩(wěn)定性。內(nèi)部電壓參考為1.0 V，可通過寄存器進(jìn)行調(diào)整。模擬輸入的差分電壓范圍、共模電壓、輸入電容等參數(shù)也有明確的規(guī)定。電源方面，需要7個(gè)電源供電，包括AVDD1、AVDD2、AVDD3、AVDD1_SR、DVDD、DRVDD和SPIVDD。

交流指標(biāo)

交流指標(biāo)主要包括模擬輸入滿量程、噪聲密度、信噪比（SNR）、信噪失真比（SINAD）、有效位數(shù)（ENOB）、無雜散動態(tài)范圍（SFDR）、雙音互調(diào)失真（IMD）和串?dāng)_等。在不同頻率下，AD6674表現(xiàn)出良好的動態(tài)性能，如在340 MHz頻率下，SNR可達(dá)66.7 dBFS，SFDR可達(dá)83 dBFS。

數(shù)字指標(biāo)

數(shù)字指標(biāo)涉及時(shí)鐘輸入、系統(tǒng)參考輸入、邏輯輸入、邏輯輸出和數(shù)字輸出等方面。時(shí)鐘輸入要求LVDS/LVPECL邏輯電平，差分輸入電壓為600 - 1800 mV p - p。系統(tǒng)參考輸入和同步輸入也有相應(yīng)的邏輯電平要求。數(shù)字輸出采用CML邏輯，差分輸出電壓為360 - 770 mV p - p。

應(yīng)用信息

電源供應(yīng)

AD6674需要7個(gè)電源供電，為了獲得最佳的功率效率和低噪聲性能，建議使用ADP2164和ADP2370開關(guān)穩(wěn)壓器將3.3 V、5.0 V或12 V輸入軌轉(zhuǎn)換為中間軌（1.8 V和3.8 V），然后通過低噪聲、低壓差（LDO）穩(wěn)壓器（ADP1741、ADM7172和ADP125）進(jìn)行后調(diào)節(jié)。

散熱設(shè)計(jì)

為了實(shí)現(xiàn)AD6674的最佳電氣和熱性能，需要將ADC底部的暴露焊盤連接到接地層。在PCB上，應(yīng)將連續(xù)的銅平面連接到暴露焊盤，并使用多個(gè)過孔以實(shí)現(xiàn)最低的電阻熱路徑，過孔應(yīng)填充或堵塞。

訂購指南

AD6674提供多種型號，包括不同采樣率的版本（500 MSPS、750 MSPS和1000 MSPS），封裝形式為64引腳的LFCSP。此外，還提供了相應(yīng)的評估板，可根據(jù)不同的應(yīng)用需求進(jìn)行選擇。

總結(jié)

AD6674作為一款高性能的385 MHz帶寬IF多樣性接收器，具有出色的動態(tài)性能、低功耗和靈活的配置選項(xiàng)。其豐富的功能模塊和先進(jìn)的接口技術(shù)，使其在通信領(lǐng)域具有廣泛的應(yīng)用前景。電子工程師們在設(shè)計(jì)通信系統(tǒng)時(shí)，可以充分利用AD6674的優(yōu)勢，實(shí)現(xiàn)高效、可靠的信號處理。在實(shí)際應(yīng)用中，需要根據(jù)具體需求合理配置各項(xiàng)參數(shù)，確保系統(tǒng)的性能達(dá)到最優(yōu)。同時(shí)，注意電源供應(yīng)和散熱設(shè)計(jì)等方面的問題，以保證AD6674的穩(wěn)定運(yùn)行。大家在使用過程中，是否遇到過一些特殊的應(yīng)用場景需要對AD6674進(jìn)行特殊配置呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。