AD9230 - 11：高性能11位模數(shù)轉(zhuǎn)換器的設(shè)計(jì)與應(yīng)用解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們來深入探討Analog Devices公司的一款高性能11位模數(shù)轉(zhuǎn)換器——AD9230 - 11，它在無線和有線寬帶通信、雷達(dá)等多個領(lǐng)域都有著廣泛的應(yīng)用。

文件下載：AD9230-11.pdf

一、AD9230 - 11概述

AD9230 - 11是一款專為高性能、低功耗和易用性而優(yōu)化的11位單片采樣模數(shù)轉(zhuǎn)換器。它的轉(zhuǎn)換速率最高可達(dá)200 MSPS，在寬帶載波和寬帶系統(tǒng)中具有出色的動態(tài)性能。芯片集成了跟蹤保持（T/H）放大器和電壓參考等必要功能，提供了完整的信號轉(zhuǎn)換解決方案。

（一）主要特性

1. 高性能：在200 MSPS的采樣率下，輸入頻率高達(dá)70 MHz時，信噪比（SNR）可達(dá)62.5 dBFS，有效位數(shù)（ENOB）為10.2位，無雜散動態(tài)范圍（SFDR）為 - 77 dBc。
2. 低功耗：在200 MSPS的采樣率下，LVDS單數(shù)據(jù)速率（SDR）模式功耗為373 mW，LVDS雙數(shù)據(jù)速率（DDR）模式功耗為328 mW。
3. 易用性：LVDS輸出數(shù)據(jù)和輸出時鐘信號便于與當(dāng)前的FPGA技術(shù)接口。片上參考和采樣保持功能為系統(tǒng)設(shè)計(jì)提供了靈活性，單1.8 V電源簡化了系統(tǒng)電源設(shè)計(jì)。
4. 串口控制：標(biāo)準(zhǔn)串口接口（SPI）支持多種產(chǎn)品功能，如數(shù)據(jù)格式化、禁用時鐘占空比穩(wěn)定器、掉電、增益調(diào)整和輸出測試模式生成。
5. 引腳兼容家族：提供10位和12位引腳兼容的產(chǎn)品AD9211和AD9230。

二、技術(shù)規(guī)格詳解

（一）直流規(guī)格

AD9230 - 11在直流規(guī)格方面表現(xiàn)出色，具有11位分辨率，保證無丟失碼。偏移誤差在25°C時為 - 12 mV到 + 4.2 mV，增益誤差在25°C時為0.89% FS。差分非線性（DNL）典型值為 ± 0.15 LSB，積分非線性（INL）典型值為 ± 0.5 LSB。

（二）交流規(guī)格

在交流性能上，不同輸入頻率下SNR、SINAD、ENOB等指標(biāo)都有良好表現(xiàn)。例如，在200 MSPS采樣率下，輸入頻率為70 MHz時，SNR為62.5 dB，ENOB為10.2位。

（三）數(shù)字規(guī)格

時鐘輸入支持CMOS/LVDS/LVPECL邏輯，內(nèi)部共模偏置為1.2 V。邏輯輸入和輸出的電壓、電流等參數(shù)都有明確的規(guī)定，以確保與其他數(shù)字電路的兼容性。

（四）開關(guān)規(guī)格

最大轉(zhuǎn)換速率為200 MSPS，最小轉(zhuǎn)換速率為40 MSPS。時鐘脈沖寬度高（tCH）和低（tCL）均為2.25 - 2.5 ns，數(shù)據(jù)傳播延遲（tPD）為3.8 ns，孔徑不確定性（抖動，tJ）在25°C時為0.2 ps rms。

三、理論與設(shè)計(jì)要點(diǎn)

（一）工作原理

AD9230 - 11采用前端采樣保持放大器（SHA）和流水線開關(guān)電容ADC架構(gòu)。量化輸出在數(shù)字校正邏輯中組合成最終的11位結(jié)果。流水線架構(gòu)允許第一級處理新的輸入樣本，而其余級處理先前的樣本，采樣發(fā)生在時鐘的上升沿。

（二）模擬輸入與電壓參考

模擬輸入是差分緩沖器，為獲得最佳動態(tài)性能，驅(qū)動VIN +和VIN -的源阻抗應(yīng)匹配。內(nèi)部差分電壓參考定義了ADC核心的1.25 V p - p固定跨度，可通過SPI控制進(jìn)行調(diào)整。在不同的輸入頻率和應(yīng)用場景下，可選擇不同的輸入配置，如使用AD8138差分驅(qū)動器、差分變壓器耦合或AD8352差分驅(qū)動器。

（三）時鐘輸入考慮

為獲得最佳性能，采樣時鐘輸入（CLK +和CLK -）應(yīng)使用差分信號。可通過變壓器或電容進(jìn)行交流耦合，內(nèi)部有偏置無需額外偏置。同時，要考慮時鐘占空比和抖動對性能的影響。時鐘占空比穩(wěn)定器（DCS）可提供標(biāo)稱50%占空比的內(nèi)部時鐘信號，減少占空比對性能的影響。高分辨率ADC對時鐘抖動敏感，可通過公式計(jì)算抖動引起的SNR下降。

（四）功耗與掉電模式

功耗與采樣率成正比，數(shù)字功耗主要由DRVDD電源和LVDS輸出驅(qū)動器的偏置電流決定。通過設(shè)置PWDN引腳可進(jìn)入待機(jī)或全功率下降模式，時鐘速率低于20 MHz時也會進(jìn)入待機(jī)狀態(tài)。

（五）數(shù)字輸出

數(shù)字輸出默認(rèn)符合ANSI - 644 LVDS標(biāo)準(zhǔn)，可通過SPI更改為類似IEEE 1596.3標(biāo)準(zhǔn)的低功耗選項(xiàng)。輸出數(shù)據(jù)格式默認(rèn)是偏移二進(jìn)制，可通過SPI更改為補(bǔ)碼或格雷碼。輸出時鐘信號（DCO）用于輔助捕獲數(shù)據(jù)，數(shù)據(jù)輸出在DCO的上升沿有效。輸出數(shù)據(jù)速率可配置為單數(shù)據(jù)速率（SDR）或雙數(shù)據(jù)速率（DDR）模式。

四、配置與接口

（一）SPI配置

AD9230 - 11的SPI允許用戶通過結(jié)構(gòu)化寄存器空間配置轉(zhuǎn)換器的特定功能。通過SCLK/DFS、SDIO/DCS和CSB引腳實(shí)現(xiàn)串行接口，可進(jìn)行讀寫操作。

（二）硬件接口

SPI接口的引腳為輸入，需連接外部上拉或下拉電阻。該接口可由PROMS或PIC微控制器控制，也可在不使用SPI時，將SDIO/DCS和SCLK/DFS引腳作為獨(dú)立的CMOS兼容控制引腳。

（三）內(nèi)存映射

內(nèi)存映射分為芯片配置寄存器映射、傳輸寄存器映射和ADC功能映射三個部分。每個寄存器有默認(rèn)值，可通過SPI進(jìn)行讀寫操作。

五、總結(jié)

AD9230 - 11以其高性能、低功耗和豐富的配置功能，為電子工程師在設(shè)計(jì)寬帶通信、雷達(dá)等系統(tǒng)時提供了一個優(yōu)秀的選擇。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體的需求，合理選擇輸入配置、時鐘源和數(shù)據(jù)輸出模式，以充分發(fā)揮AD9230 - 11的性能優(yōu)勢。同時，要注意芯片的絕對最大額定值、靜電放電（ESD）防護(hù)等問題，確保系統(tǒng)的可靠性和穩(wěn)定性。大家在使用AD9230 - 11的過程中，有沒有遇到過什么特別的問題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)兀繗g迎在評論區(qū)分享。