16位100 kSPS PulSAR差分ADC AD7684：性能與應(yīng)用詳解

在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。AD7684作為一款16位的ADC，在眾多應(yīng)用場景中展現(xiàn)出了卓越的性能。下面我們就來深入了解一下這款產(chǎn)品。

文件下載：AD7684.pdf

1. 產(chǎn)品特性

1.1 高精度與高速度

AD7684具備16位分辨率且無失碼，能夠提供精確的轉(zhuǎn)換結(jié)果。其吞吐量可達(dá)100 kSPS，能滿足大多數(shù)高速數(shù)據(jù)采集的需求。INL（積分非線性誤差）典型值為±1 LSB，最大值為±3 LSB，保證了轉(zhuǎn)換的線性度。

1.2 寬輸入范圍與單電源操作

它支持真正的差分模擬輸入范圍為±VREF，并且在兩個(gè)輸入上，VREF最高可達(dá)VDD，輸入范圍為0 V到VREF。同時(shí)，該ADC采用單電源供電，電壓范圍為2.7 V至5.5 V，這使得它在不同電源環(huán)境下都能穩(wěn)定工作。

1.3 低功耗設(shè)計(jì)

AD7684的功耗表現(xiàn)十分出色。在5 V電源下功耗為4 mW，2.7 V電源下為1.5 mW，當(dāng)工作在2.7 V且采樣率為10 kSPS時(shí)，功耗僅為150 μW。此外，其待機(jī)電流低至1 nA，非常適合電池供電的設(shè)備。

1.4 兼容多種接口

它擁有SPI?、QSPI - ?、MICROWIRE - ?、DSP兼容的串行接口，方便與各種數(shù)字設(shè)備進(jìn)行通信。

1.5 小封裝設(shè)計(jì)

采用8引腳的MSOP封裝，節(jié)省了電路板空間，適用于對(duì)空間要求較高的應(yīng)用。

2. 應(yīng)用領(lǐng)域

AD7684的特性使其在多個(gè)領(lǐng)域都有廣泛的應(yīng)用：

• 電池供電設(shè)備：低功耗的特點(diǎn)使其成為電池供電設(shè)備的理想選擇，如便攜式儀器、可穿戴設(shè)備等。
• 數(shù)據(jù)采集：高精度和高速度的轉(zhuǎn)換能力，能夠滿足數(shù)據(jù)采集系統(tǒng)對(duì)數(shù)據(jù)準(zhǔn)確性和實(shí)時(shí)性的要求。
• 儀器儀表：在各類儀器儀表中，提供精確的模擬信號(hào)轉(zhuǎn)換，確保測量結(jié)果的可靠性。
• 醫(yī)療儀器：醫(yī)療設(shè)備對(duì)精度和穩(wěn)定性要求極高，AD7684能夠滿足這些需求，如心電監(jiān)測儀、血糖儀等。
• 過程控制：在工業(yè)過程控制中，實(shí)現(xiàn)對(duì)模擬信號(hào)的準(zhǔn)確采集和處理，保障生產(chǎn)過程的穩(wěn)定運(yùn)行。

3. 技術(shù)規(guī)格

3.1 電氣參數(shù)

• 分辨率：16位
• 模擬輸入：電壓范圍為±VREF，絕對(duì)輸入電壓為 - 0.1 VDD + 0.1 V，共模輸入范圍為0至VREF/2 + 0.1 V，模擬輸入CMRR（共模抑制比）在fIN = 100 kHz時(shí)為65 dB。
• 吞吐量：完整周期為10 μs，吞吐量速率為0至100 kSPS，DCLOCK頻率為0至2.9 MHz。
• 參考電壓：范圍為0.5 VDD + 0.3 V，負(fù)載電流在特定條件下為50 μA。
• 數(shù)字輸入輸出：邏輯電平有明確規(guī)定，數(shù)據(jù)格式為串行16位二進(jìn)制補(bǔ)碼。

3.2 精度指標(biāo)

在不同電源電壓和溫度條件下，AD7684都能保持較高的精度。例如，在VDD = 5 V、VREF = VDD、TA = - 40°C至 + 85°C的條件下，無失碼，積分線性誤差典型值為±1 LSB，最大值為±3 LSB；增益誤差溫度漂移為±0.3 ppm/°C至±15 ppm/°C；零誤差在 - 0.4 mV至 + 1.6 mV之間，零溫度漂移為±0.3 ppm/°C；電源靈敏度為±0.05 LSB。

3.3 交流精度

在fIN = 1 kHz時(shí)，信噪比（SNR）為88至91 dB，無雜散動(dòng)態(tài)范圍（SFDR）為 - 108 dB，總諧波失真（THD）為 - 106 dB，信噪失真比（SINAD）為88至91 dB，有效位數(shù)（ENOB）為14.8位。

4. 工作原理

4.1 轉(zhuǎn)換操作

AD7684是基于電荷再分配DAC的逐次逼近型ADC。在采集階段，電容陣列連接到模擬輸入，采集+IN和 - IN輸入上的模擬信號(hào)。當(dāng)采集階段完成且CS輸入變低時(shí)，轉(zhuǎn)換階段開始。通過切換電容陣列的各個(gè)元素，使比較器達(dá)到平衡，最終生成ADC輸出代碼。

4.2 傳輸函數(shù)

其理想傳輸函數(shù)明確了不同模擬輸入電壓對(duì)應(yīng)的數(shù)字輸出代碼。例如，當(dāng)VREF = 5 V時(shí)，F(xiàn)SR - 1 LSB對(duì)應(yīng)的模擬輸入電壓為 + 4.999847 V，數(shù)字輸出代碼為7FFF；Midscale對(duì)應(yīng)的模擬輸入電壓為0 V，數(shù)字輸出代碼為0000。

5. 應(yīng)用設(shè)計(jì)要點(diǎn)

5.1 模擬輸入

模擬輸入（+IN， - IN）需要以180°的相位差進(jìn)行差分驅(qū)動(dòng)。如果將任一輸入固定在GND或固定直流電壓上，會(huì)導(dǎo)致轉(zhuǎn)換結(jié)果錯(cuò)誤。輸入結(jié)構(gòu)中的二極管提供ESD保護(hù)，但要注意輸入信號(hào)不能超過電源軌0.3 V。當(dāng)驅(qū)動(dòng)電路的源阻抗較低時(shí)，AD7684可以直接驅(qū)動(dòng)；源阻抗較大時(shí)，會(huì)顯著影響交流性能，尤其是THD。

5.2 驅(qū)動(dòng)放大器選擇

驅(qū)動(dòng)放大器需要滿足低噪聲和THD性能要求。AD7684本身噪聲水平較低，因此可以使用噪聲稍高的運(yùn)算放大器，但仍需保證系統(tǒng)性能。對(duì)于多通道復(fù)用應(yīng)用，驅(qū)動(dòng)放大器和AD7684模擬輸入電路需要能夠在16位水平上實(shí)現(xiàn)滿量程階躍的穩(wěn)定。推薦的驅(qū)動(dòng)放大器有ADA4841 - x、ADA4941 - 1等。

5.3 電壓參考輸入

AD7684的電壓參考輸入REF具有動(dòng)態(tài)輸入阻抗，需要由低阻抗源驅(qū)動(dòng)，并在REF和GND引腳之間進(jìn)行有效的去耦。使用低溫度漂移的參考電壓或參考緩沖器時(shí)，10 μF的陶瓷芯片電容可實(shí)現(xiàn)最佳性能，較小的電容值（如2.2 μF）對(duì)性能影響較小。

5.4 電源

AD7684在每個(gè)轉(zhuǎn)換階段結(jié)束后會(huì)自動(dòng)掉電，功耗與采樣率成線性關(guān)系，適合低采樣率和電池供電應(yīng)用。

5.5 數(shù)字接口

該ADC與SPI、QSPI、數(shù)字主機(jī)和DSP兼容。在CS下降沿啟動(dòng)轉(zhuǎn)換和數(shù)據(jù)傳輸，數(shù)據(jù)位通過DCLOCK下降沿依次輸出，數(shù)據(jù)在DCLOCK的兩個(gè)邊沿都有效。

5.6 布局

印刷電路板設(shè)計(jì)時(shí)，應(yīng)將模擬和數(shù)字部分分開，并使用至少一個(gè)接地平面。避免數(shù)字線路在器件下方布線，防止噪聲耦合到芯片上?？焖偾袚Q信號(hào)應(yīng)遠(yuǎn)離模擬信號(hào)路徑，避免數(shù)字和模擬信號(hào)交叉。同時(shí)，要對(duì)電壓參考輸入和電源進(jìn)行去耦處理。

6. 總結(jié)

AD7684作為一款高性能的16位ADC，憑借其高精度、高速度、低功耗、小封裝等優(yōu)點(diǎn)，在多個(gè)領(lǐng)域都有出色的表現(xiàn)。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體需求，合理選擇驅(qū)動(dòng)放大器、電壓參考源，進(jìn)行優(yōu)化的布局設(shè)計(jì)，以充分發(fā)揮AD7684的性能。你在使用AD7684或其他ADC時(shí)，遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。