MAX1204：5V 8 通道串行 10 位 ADC 解析

在電子設計領域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關鍵橋梁。今天，我們就來深入了解一款功能強大的 ADC——Maxim Integrated 的 MAX1204。

文件下載：MAX1204BCPP+.pdf

一、產(chǎn)品概述

MAX1204 是一款專門為混合 +5V（模擬）和 +3V（數(shù)字）電源電壓應用設計的 10 位數(shù)據(jù)采集系統(tǒng)。它具有 8 通道多路復用器、內(nèi)部跟蹤/保持電路和串行接口，能夠以高轉(zhuǎn)換速度和低功耗運行。其 4 線串行接口可直接連接到 SPI/MICROWIRE? 設備，無需外部邏輯，串行選通輸出還能直接連接到 TMS320 系列數(shù)字信號處理器。

二、產(chǎn)品特性

2.1 輸入通道與供電

• 輸入通道：具備 8 通道單端或 4 通道差分輸入，為不同的應用場景提供了靈活的選擇。
• 供電方式：可采用 +5V 單電源或 ±5V 雙電源供電，適應多種電源環(huán)境。

2.2 輸出邏輯與功耗

• 輸出邏輯：用戶可調(diào)節(jié)輸出邏輯電平（2.7V 至 5.25V），方便與不同邏輯電平的設備接口。
• 低功耗：工作模式下電流僅為 1.5mA，掉電模式下更是低至 2μA，非常適合電池供電的設備。

2.3 其他特性

• 內(nèi)部資源：擁有內(nèi)部跟蹤/保持電路，采樣率可達 133kHz，內(nèi)部還集成了 4.096V 參考電壓。
• 接口兼容性：SPI/MICROWIRE/TMS320 兼容的 4 線串行接口，方便與各種微處理器和數(shù)字信號處理器連接。
• 輸入模式：軟件可配置單極性/雙極性輸入，滿足不同信號類型的采集需求。
• 封裝形式：提供 20 引腳 PDIP/SSOP 封裝，并且有 12 位升級型號 MAX1202 可供選擇。

三、電氣特性

3.1 直流精度

• 分辨率：10 位分辨率，能夠提供較為精確的數(shù)字輸出。
• 相對精度：MAX1204A 的相對精度為 ±0.5 LSB，MAX1204B 為 ±1.0 LSB，且在整個溫度范圍內(nèi)無丟失碼。
• 差分非線性：DNL 為 ±1.0 LSB。
• 偏移誤差和增益誤差：MAX1204A 的偏移誤差和增益誤差均為 ±1.0 LSB，MAX1204B 為 ±2.0 LSB。
• 增益溫度系數(shù)：±0.8 ppm/°C，保證了在不同溫度環(huán)境下的穩(wěn)定性。

3.2 動態(tài)特性

• 信噪失真比：SINAD 為 66 dB，能夠有效抑制噪聲和失真。
• 總諧波失真：THD 低至 -70 dB，保證了信號的質(zhì)量。
• 無雜散動態(tài)范圍：SFDR 為 70 dB，提供了良好的動態(tài)性能。
• 通道間串擾：-75 dB，減少了通道間的相互干擾。
• 帶寬：小信號帶寬 -3dB 滾降為 4.5 MHz，全功率帶寬為 800 kHz。

3.3 轉(zhuǎn)換速率

• 轉(zhuǎn)換時間：內(nèi)部時鐘模式下為 5.5 - 10 μs，外部時鐘 2MHz、12 時鐘/轉(zhuǎn)換時為 6 μs。
• 跟蹤/保持采集時間：tACQ 為 1.5 μs。
• 孔徑延遲：10 ns，孔徑抖動 <50 ps。
• 內(nèi)部時鐘頻率：外部補償模式下為 1.7 MHz，內(nèi)部補償模式下為 0.1 - 0.4 MHz。
• 外部時鐘頻率范圍：用于數(shù)據(jù)傳輸時為 0 - 2.0 MHz。

3.4 模擬輸入

• 輸入電壓范圍：單端和差分輸入范圍為 ±VREF / 2 至 VREF，根據(jù)不同的供電和輸入模式進行選擇。
• 多路復用器泄漏電流：±0.01 - ±1 μA。
• 輸入電容：16 pF。

3.5 內(nèi)部參考

• REF 輸出電壓：在 TA = +25°C 時為 4.076 - 4.096 - 4.116 V。
• REF 短路電流：30 mA。
• VREF 溫度系數(shù)：不同型號有所差異，如 MAX1204AC 為 ±30 - ±50 ppm/°C。
• 負載調(diào)節(jié)：0mA 至 0.5mA 輸出負載時為 2.5 mV。

3.6 電源要求

• 正電源電壓：VDD 為 5 ±5% V。
• 負電源電壓：VSS 為 0 或 -5 ±5% V。
• 正電源電流：工作模式下為 1.5 - 2.5 mA，快速掉電模式下為 30 - 70 μA，完全掉電模式下為 2 - 10 μA。
• 負電源電流：工作模式和快速掉電模式下為 50 μA，完全掉電模式下為 10 μA。
• 邏輯電源電壓：VL 為 2.70 - 5.25 V。
• 邏輯電源電流：VL = VDD = 5V 時為 10 μA。
• 電源抑制比：正電源、負電源和邏輯電源的抑制比在特定條件下為 ±0.06 - ±0.5 mV。

四、引腳配置與功能

五、工作原理

5.1 轉(zhuǎn)換技術

MAX1204 采用逐次逼近轉(zhuǎn)換技術和輸入跟蹤/保持（T/H）電路，將模擬信號轉(zhuǎn)換為 10 位數(shù)字輸出。在采集間隔內(nèi)，選擇的正輸入通道對電容 CHOLD 充電，采集間隔結(jié)束后，T/H 開關打開，保持 CHOLD 上的電荷作為輸入信號的樣本。轉(zhuǎn)換間隔開始時，輸入多路復用器將 CHOLD 從正輸入切換到負輸入，電容 DAC 在轉(zhuǎn)換周期的剩余時間內(nèi)進行調(diào)整，以將比較器輸入節(jié)點 ZERO 恢復到 0V，從而形成模擬輸入信號的數(shù)字表示。

5.2 跟蹤/保持

T/H 在 8 位控制字的第 5 位移入后的下降沿進入跟蹤模式，在第 8 位移入后的下降沿進入保持模式。輸入信號的采集時間取決于輸入電容的充電速度，源阻抗過高會增加采集時間。采集時間 (t{ACO}) 可通過公式 (t{ACO}=7 timesleft(R{S}+R{IN}right) × 16 pF) 計算，其中 (R{IN}=9 k Omega)，(R{S}) 為輸入信號的源阻抗，且 (t_{ACO}) 不小于 1.5μs。

5.3 輸入帶寬

ADC 的輸入跟蹤電路具有 4.5MHz 的小信號帶寬，可通過欠采樣技術對高速瞬態(tài)事件進行數(shù)字化和測量帶寬超過采樣率的周期性信號。為避免高頻信號混疊，建議使用抗混疊濾波。

5.4 模擬輸入范圍和輸入保護

內(nèi)部保護二極管可將模擬輸入鉗位在 (VSS - 0.3V) 至 (VDD + 0.3V) 范圍內(nèi)，避免損壞。但為保證滿量程附近的精確轉(zhuǎn)換，輸入不得超過 VDD 50mV 或低于 VSS 50mV。如果模擬輸入超過電源 50mV，應避免偏置非通道的保護二極管超過 2mA，以免影響通道轉(zhuǎn)換精度。

六、應用信息

6.1 電源復位

上電時，如果 SHDN 未拉低，內(nèi)部上電復位電路將使 MAX1204 在內(nèi)部時鐘模式下激活，SSTRB 為高電平。電源穩(wěn)定后，內(nèi)部復位時間為 100μs，在此期間不應進行轉(zhuǎn)換。

6.2 參考緩沖補償

SHDN 引腳不僅可用于關斷，還可選擇內(nèi)部或外部補償。外部補償通過浮空 SHDN 實現(xiàn)，使用 4.7μF 電容可確保穩(wěn)定性并允許 2MHz 全時鐘速度運行，但會增加上電時間；內(nèi)部補償通過將 SHDN 拉高實現(xiàn)，無需外部電容，上電時間最短，但外部時鐘最高僅支持 400kHz。

6.3 掉電模式

可通過 DIN 控制字節(jié)的第 1 和第 0 位選擇全掉電或快速掉電模式，SHDN 拉低可完全關斷轉(zhuǎn)換器。全掉電模式可將芯片所有消耗靜態(tài)電流的功能關閉，IDD 和 ISS 通常降至 2μA；快速掉電模式關閉除帶隙參考外的所有電路，電源電流為 30μA，內(nèi)部補償模式下上電時間可縮短至 5μs。

6.4 外部和內(nèi)部參考

MAX1204 可使用內(nèi)部或外部參考。內(nèi)部參考提供 4.096V 滿量程范圍，可通過電路調(diào)整 ±1.5%；外部參考可連接到 REF 或 REFADJ 引腳，使用 REFADJ 輸入可無需外部參考緩沖，使用 REF 輸入時需禁用內(nèi)部緩沖。

6.5 布局、接地和旁路

為獲得最佳性能，建議使用印刷電路板，避免使用繞線板。電路板布局應確保數(shù)字和模擬信號線相互分離，避免模擬和數(shù)字（特別是時鐘）線平行或數(shù)字線位于 ADC 封裝下方。建立單點模擬接地，將所有其他模擬接地連接到該點，使用 0.1μF 和 4.7μF 旁路電容將電源旁路到單點模擬接地，以減少電源噪聲的影響。

七、應用示例

7.1 簡單軟件接口

• 確保 CPU 的串行接口運行在主模式，選擇 100kHz 至 2MHz 的時鐘頻率。
• 設置外部時鐘模式的控制字節(jié) TB1，格式為 1XXXXX11 二進制。
• 使用 CPU 的通用 I/O 線將 MAX1204 的 CS 拉低。
• 發(fā)送 TB1 并同時接收字節(jié) RB1，忽略 RB1。
• 發(fā)送全零字節(jié) ($00 十六進制) 并同時接收字節(jié) RB2。
• 再次發(fā)送全零字節(jié) ($00 十六進制) 并同時接收字節(jié) RB3。
• 將 MAX1204 的 CS 拉高。

7.2 TMS320CL3x 接口

• 配置 TMS320 的 CLKX 為有源高輸出時鐘，CLKR 為有源高輸入時鐘，并將其與 MAX1204 的 SCLK 輸入連接。
• 使用 TMS320 的 XF_ I/O 端口將 MAX1204 的 CS 拉低，使數(shù)據(jù)能夠時鐘輸入到 MAX1204 的 DIN。
• 向 MAX1204 寫入 8 位字 (1XXXXX11) 以啟動轉(zhuǎn)換并將設備置于外部時鐘模式。
• 通過 TMS320 的 FSR 輸入監(jiān)控 MAX1204 的 SSTRB 輸出，SSTRB 輸出的下降沿表示轉(zhuǎn)換正在進行且數(shù)據(jù)準備好接收。
• TMS320 在 SCLK 的接下來 16 個上升沿讀取一個數(shù)據(jù)位，這些數(shù)據(jù)位代表 10 位轉(zhuǎn)換結(jié)果，后面跟著兩個子位和四個尾隨位，應忽略。
• 將 CS 拉高以禁用 MAX1204，直到下一次轉(zhuǎn)換啟動。

MAX1204 以其豐富的特性、良好的電氣性能和靈活的應用方式，為電子工程師在數(shù)據(jù)采集、過程控制、電池供電儀器等領域提供了一個優(yōu)秀的選擇。在實際設計中，我們需要根據(jù)具體的應用需求，合理選擇電源、參考、掉電模式等參數(shù)，并注意布局、接地和旁路等問題，以充分發(fā)揮 MAX1204 的性能。你在使用 MAX1204 或其他 ADC 時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。