AD9233：高性能12位ADC的深度剖析與應(yīng)用指南

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。今天，我們將深入探討一款高性能的12位ADC——AD9233，從其特性、工作原理到實際應(yīng)用，為電子工程師們提供全面的參考。

文件下載：AD9233.pdf

一、AD9233概述

AD9233是一款單芯片、單1.8V電源供電的12位模數(shù)轉(zhuǎn)換器，支持80 MSPS、105 MSPS和125 MSPS的采樣速率。它集成了高性能的采樣保持放大器（SHA）和片上電壓基準(zhǔn)，采用多級差分流水線架構(gòu)和輸出誤差校正邏輯，確保在125 MSPS的數(shù)據(jù)速率下實現(xiàn)12位的精度，并且在整個工作溫度范圍內(nèi)保證無漏碼。

1.1 主要特性

• 電源與輸出：1.8V模擬電源供電，輸出電源范圍為1.8V至3.3V，可靈活適配不同的邏輯電平。
• 高性能指標(biāo)：SNR（信噪比）可達(dá)69.5 dBc（70.5 dBFS）至70 MHz輸入，SFDR（無雜散動態(tài)范圍）可達(dá)85 dBc至70 MHz輸入，展現(xiàn)出出色的信號處理能力。
• 低功耗設(shè)計：在125 MSPS采樣速率下，功耗僅為395 mW，適合對功耗敏感的應(yīng)用場景。
• 寬輸入帶寬：差分輸入帶寬達(dá)650 MHz，能夠處理高頻信號。
• 靈活的輸入與輸出：模擬輸入范圍為1 V p-p至2 V p-p，支持偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼等數(shù)據(jù)格式。
• 時鐘與控制：具備時鐘占空比穩(wěn)定器、數(shù)據(jù)輸出時鐘和串行端口控制功能，方便用戶進(jìn)行靈活配置。

二、技術(shù)參數(shù)詳解

2.1 DC規(guī)格

AD9233的直流規(guī)格涵蓋分辨率、精度、溫度漂移、內(nèi)部電壓基準(zhǔn)等多個方面。在不同的采樣速率下，其分辨率均為12位，保證了數(shù)據(jù)的準(zhǔn)確性。同時，它在全溫度范圍內(nèi)保證無漏碼，偏移誤差和增益誤差控制在一定范圍內(nèi)，確保了良好的線性度。

2.2 AC規(guī)格

交流規(guī)格方面，AD9233在不同輸入頻率下的SNR、SINAD（信噪失真比）、ENOB（有效位數(shù)）、SFDR等指標(biāo)表現(xiàn)優(yōu)異。例如，在2.4 MHz輸入頻率下，SNR可達(dá)69.5 dBc，ENOB為11.4位，展現(xiàn)出出色的動態(tài)性能。

2.3 數(shù)字規(guī)格

數(shù)字規(guī)格主要涉及差分時鐘輸入、邏輯輸入和數(shù)字輸出等方面。差分時鐘輸入支持CMOS/LVDS/LVPECL等多種邏輯電平，內(nèi)部共模偏置為1.2V，確保了時鐘信號的穩(wěn)定性。數(shù)字輸出可根據(jù)DRVDD的不同設(shè)置，提供不同的輸出電壓，以適配不同的邏輯電路。

2.4 開關(guān)規(guī)格

開關(guān)規(guī)格規(guī)定了時鐘輸入?yún)?shù)、數(shù)據(jù)輸出參數(shù)等。例如，在DCS（時鐘占空比穩(wěn)定器）啟用的情況下，轉(zhuǎn)換速率范圍為20至125 MSPS，數(shù)據(jù)傳播延遲為3.1至4.8 ns，確保了數(shù)據(jù)的及時處理和傳輸。

三、工作原理

AD9233的架構(gòu)由前端SHA和流水線式開關(guān)電容ADC組成。量化后的輸出在數(shù)字校正邏輯中組合成最終的12位結(jié)果。流水線架構(gòu)允許第一級處理新的輸入樣本，而其余級處理先前的樣本，采樣發(fā)生在時鐘的上升沿。

3.1 模擬輸入考慮

模擬輸入采用差分開關(guān)電容SHA，在處理差分輸入信號時具有最佳性能。時鐘信號交替將SHA切換到采樣模式和保持模式，信號源需在半個時鐘周期內(nèi)為采樣電容充電并穩(wěn)定。為減少驅(qū)動源輸出級的峰值瞬態(tài)電流，可在每個輸入串聯(lián)一個小電阻。此外，可在輸入兩端并聯(lián)一個電容，提供動態(tài)充電電流，但需根據(jù)具體應(yīng)用調(diào)整電容值。

3.2 電壓基準(zhǔn)

AD9233內(nèi)置穩(wěn)定準(zhǔn)確的電壓基準(zhǔn)，輸入范圍可通過改變施加到芯片的參考電壓進(jìn)行調(diào)整。內(nèi)部參考連接通過檢測SENSE引腳的電位，將參考配置為四種可能狀態(tài)。外部參考操作可在SENSE引腳連接到AVDD時啟用，允許使用外部參考電壓，但需注意外部參考電壓的最大值限制。

3.3 時鐘輸入考慮

為實現(xiàn)最佳性能，AD9233的采樣時鐘輸入應(yīng)使用差分信號。時鐘輸入結(jié)構(gòu)靈活，可接受CMOS、LVDS、LVPECL或正弦波信號。同時，需關(guān)注時鐘源的抖動，可采用變壓器或電容進(jìn)行交流耦合，以減少時鐘信號對其他部分的影響。

四、應(yīng)用場景

AD9233的高性能和靈活性使其適用于多種應(yīng)用場景，包括但不限于：

• 超聲設(shè)備：高精度的采樣和低功耗特性，滿足超聲設(shè)備對信號處理的要求。
• 通信接收器中的IF采樣：在IS - 95、CDMA - One、IMT - 2000等通信標(biāo)準(zhǔn)中，能夠準(zhǔn)確采集中頻信號。
• 電池供電儀器：低功耗設(shè)計延長了設(shè)備的續(xù)航時間。
• 手持示波器：提供高分辨率的信號采集能力，滿足現(xiàn)場測試的需求。
• 低成本數(shù)字示波器：以較低的成本實現(xiàn)高性能的信號采集。

五、設(shè)計注意事項

5.1 布局考慮

在PCB布局時，建議使用兩個獨立的電源分別為模擬和數(shù)字部分供電，若只有一個1.8V電源，需進(jìn)行適當(dāng)?shù)母綦x和濾波。同時，將ADC的外露焊盤連接到模擬地，以實現(xiàn)最佳的電氣和熱性能。此外，CML引腳應(yīng)通過0.1 μF電容接地，RBIAS引腳需連接一個10 kΩ電阻到地。

5.2 電源和接地

為保證AD9233的性能，應(yīng)使用兩個獨立的電源分別為模擬和數(shù)字部分供電。在只有一個1.8V電源的情況下，可通過鐵氧體磁珠或濾波電感進(jìn)行隔離，并使用去耦電容進(jìn)行濾波。同時，使用單個PCB接地平面，并進(jìn)行合理的分區(qū)，以減少干擾。

5.3 時鐘和信號源

在連接時鐘和模擬信號源時，應(yīng)使用低相位噪聲的信號發(fā)生器，并使用屏蔽電纜進(jìn)行連接。對于模擬輸入信號，建議使用多極點窄帶帶通濾波器進(jìn)行濾波，以去除諧波和降低噪聲。

六、總結(jié)

AD9233作為一款高性能的12位ADC，具有出色的性能指標(biāo)、靈活的配置選項和廣泛的應(yīng)用場景。在實際設(shè)計中，電子工程師們需要充分考慮其工作原理、技術(shù)參數(shù)和設(shè)計注意事項，以確保系統(tǒng)的穩(wěn)定性和性能。希望本文能夠為工程師們在使用AD9233進(jìn)行設(shè)計時提供有價值的參考。你在使用AD9233的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。