AD9874：通用中頻子系統(tǒng)的卓越性能與應(yīng)用探索

在當(dāng)今的電子工程領(lǐng)域，高性能的中頻子系統(tǒng)對(duì)于各類無線電產(chǎn)品的設(shè)計(jì)至關(guān)重要。AD9874作為一款通用的中頻子系統(tǒng)，以其出色的性能和豐富的功能，為工程師們提供了強(qiáng)大的設(shè)計(jì)工具。本文將深入探討AD9874的特性、功能以及應(yīng)用場(chǎng)景，幫助工程師們更好地理解和應(yīng)用這款產(chǎn)品。

文件下載：AD9874.pdf

一、AD9874的特性亮點(diǎn)

1. 寬頻率范圍與高動(dòng)態(tài)范圍

AD9874能夠處理10 MHz至300 MHz的輸入頻率，輸出信號(hào)帶寬范圍為7.2 kHz至270 kHz。其具有8.1 dB的單邊帶噪聲系數(shù)（SSB NF）和0 dBm的輸入三階截點(diǎn)（IIP3），能夠有效應(yīng)對(duì)強(qiáng)干擾信號(hào)，最大動(dòng)態(tài)范圍可達(dá)95 dB。這種高動(dòng)態(tài)范圍使得AD9874在復(fù)雜的電磁環(huán)境中仍能保持良好的性能，為系統(tǒng)設(shè)計(jì)提供了更大的靈活性。

2. 豐富的可編程特性

該器件具備可編程的抽取因子、輸出格式、自動(dòng)增益控制（AGC）和合成器設(shè)置等功能。通過SPI端口，工程師可以對(duì)眾多參數(shù)進(jìn)行編程，從而優(yōu)化AD9874在不同應(yīng)用場(chǎng)景下的性能。例如，可編程的AGC衰減和攻擊/衰減時(shí)間設(shè)置，能夠根據(jù)實(shí)際信號(hào)情況自動(dòng)調(diào)整增益，確保信號(hào)的穩(wěn)定接收。

3. 低功耗設(shè)計(jì)

AD9874采用2.7 V至3.6 V的電源電壓，低電流消耗僅為20 mA，非常適合便攜式和移動(dòng)無線電產(chǎn)品的設(shè)計(jì)。這種低功耗特性不僅延長(zhǎng)了設(shè)備的電池續(xù)航時(shí)間，還降低了系統(tǒng)的散熱需求，提高了系統(tǒng)的可靠性。

4. 集成度高

AD9874集成了低噪聲放大器（LNA）、混頻器、帶通Σ - Δ模數(shù)轉(zhuǎn)換器（ADC）和抽取濾波器等多個(gè)功能模塊，減少了外部元件的使用，簡(jiǎn)化了電路設(shè)計(jì)，降低了成本。同時(shí)，其內(nèi)置的LO和采樣時(shí)鐘合成器，進(jìn)一步提高了系統(tǒng)的集成度和穩(wěn)定性。

二、關(guān)鍵功能模塊解析

1. LO合成器

LO合成器是一個(gè)完全可編程的PLL，能夠在高達(dá)300 MHz的輸入頻率和25 MHz的參考時(shí)鐘下實(shí)現(xiàn)6.25 kHz的分辨率。它由低噪聲數(shù)字相位頻率檢測(cè)器（PFD）、可變輸出電流電荷泵（CP）、14位參考分頻器、可編程A和B計(jì)數(shù)器以及雙模數(shù)8/9預(yù)分頻器組成。通過SPI寄存器對(duì)A、B和R計(jì)數(shù)器進(jìn)行編程，可以靈活調(diào)整合成頻率。例如，在一個(gè)應(yīng)用中，使用13 MHz的晶體振蕩器作為參考頻率，通過合理設(shè)置LOR、LOB和LOA的值，可以實(shí)現(xiàn)所需的LO頻率。

2. 時(shí)鐘合成器

時(shí)鐘合成器是一個(gè)完全可編程的整數(shù) - N PLL，在高達(dá)18 MHz的時(shí)鐘輸入頻率和25 MHz的參考頻率下能夠?qū)崿F(xiàn)2.2 kHz的分辨率。它與LO合成器類似，但不包含8/9預(yù)分頻器和A計(jì)數(shù)器，而是包含一個(gè)負(fù)電阻核心，與外部LC tank和變?nèi)?a target="_blank">二極管配合作為VCO。通過CKR和CKN寄存器對(duì)參考計(jì)數(shù)器和N分頻器計(jì)數(shù)器進(jìn)行編程，可以實(shí)現(xiàn)時(shí)鐘頻率的靈活調(diào)整。

3. LNA/混頻器

AD9874的LNA采用負(fù)并聯(lián)反饋設(shè)置IFIN引腳的輸入阻抗，在低于100 MHz的較高偏置設(shè)置下，可近似建模為370 Ω//1.4 pF?；祛l器的差分LO端口可由單端或差分信號(hào)驅(qū)動(dòng)，LO信號(hào)電平范圍為0.3 V p - p至1.0 V p - p，對(duì)性能影響較小?；祛l器的輸出通過外部LC tank與帶通Σ - Δ ADC的輸入耦合，LC tank的參數(shù)需要根據(jù)時(shí)鐘頻率進(jìn)行合理選擇，以確保系統(tǒng)的性能。

4. 帶通Σ - Δ ADC

ADC采用六階多位帶通Σ - Δ調(diào)制器，在窄頻帶內(nèi)實(shí)現(xiàn)了非常高的瞬時(shí)動(dòng)態(tài)范圍。其環(huán)路濾波器由兩個(gè)連續(xù)時(shí)間諧振器和一個(gè)離散時(shí)間諧振器組成，中心頻率必須調(diào)諧到 (f_{CLK} / 8) 才能正常工作。通過SPI端口可以對(duì)LC tank和RC諧振器進(jìn)行自動(dòng)或手動(dòng)調(diào)諧，以實(shí)現(xiàn)ADC的最佳性能。

5. 抽取濾波器

抽取濾波器由 (f_{CLK} / 8) 復(fù)混頻器和三個(gè)線性相位FIR濾波器級(jí)聯(lián)組成，復(fù)合抽取因子可以設(shè)置為60M或48M。輸出數(shù)據(jù)速率等于調(diào)制器時(shí)鐘頻率除以數(shù)字濾波器的抽取因子，抽取因子的選擇需要確保輸出數(shù)據(jù)速率大于或等于信號(hào)帶寬的兩倍，以保證濾波器的通帶響應(yīng)平坦。

6. 可變?cè)鲆娣糯笃?/u>與自動(dòng)增益控制