AD7457：低功耗12位ADC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的橋梁，其性能直接影響到整個(gè)系統(tǒng)的精度和穩(wěn)定性。今天，我們來深入了解一款低功耗、偽差分、100 kSPS 12位ADC——AD7457。

文件下載：AD7457.pdf

產(chǎn)品概述

AD7457是一款由Analog Devices推出的12位逐次逼近型（SAR）模數(shù)轉(zhuǎn)換器，采用8引腳SOT - 23封裝。它具有偽差分模擬輸入，可在2.7 V至5.25 V的單電源下工作，最高吞吐量可達(dá)100 kSPS。

產(chǎn)品特性

1. 寬電源電壓范圍：支持2.7 V至5.25 V的電源電壓，適應(yīng)不同的應(yīng)用場景。
2. 低功耗：在不同電源電壓下，功耗表現(xiàn)出色。例如，在 (V{DD}=3V) 、100 kSPS 時(shí)，最大功耗為0.9 mW；在 (V{DD}=5V) 、100 kSPS 時(shí)，最大功耗為3 mW。
3. 偽差分模擬輸入：能有效分離模擬輸入信號地與ADC地，消除直流共模電壓。
4. 寬輸入帶寬：在30 kHz輸入頻率下，SINAD可達(dá)70 dB。
5. 靈活的功率/串行時(shí)鐘速度管理：轉(zhuǎn)換速率由串行時(shí)鐘決定，可通過提高串行時(shí)鐘速度縮短轉(zhuǎn)換時(shí)間，從而降低功耗。轉(zhuǎn)換后自動(dòng)進(jìn)入掉電模式，進(jìn)一步降低平均功耗。
6. 無流水線延遲：逐次逼近架構(gòu)確保了無流水線延遲，提高了數(shù)據(jù)處理的實(shí)時(shí)性。
7. 高速串行接口：兼容SPI?、QSPI?、MICROWIRE?和DSP，方便與微處理器或DSP接口。
8. 可變電壓參考輸入：參考電壓可在100 mV至 (V_{DD}) 范圍內(nèi)外部設(shè)定。

應(yīng)用領(lǐng)域

AD7457適用于多種應(yīng)用場景，如傳感器接口、電池供電系統(tǒng)、數(shù)據(jù)采集系統(tǒng)和便攜式儀器等。

技術(shù)細(xì)節(jié)

工作原理

AD7457基于兩個(gè)電容式DAC的逐次逼近型ADC。在采集階段，采樣電容陣列獲取輸入的差分信號；轉(zhuǎn)換階段，控制邏輯和電荷重新分配DAC通過增減采樣電容陣列的電荷量，使比較器恢復(fù)平衡，完成轉(zhuǎn)換。

接口與控制

• 串行接口：串行時(shí)鐘SCLK提供轉(zhuǎn)換時(shí)鐘并控制數(shù)據(jù)傳輸。(overline{CS}) 的下降沿使AD7457上電并進(jìn)入跟蹤模式，上升沿啟動(dòng)轉(zhuǎn)換過程，轉(zhuǎn)換需16個(gè)SCLK周期完成。轉(zhuǎn)換結(jié)果通過SDATA以串行數(shù)據(jù)流輸出，包含4個(gè)前導(dǎo)零和12位轉(zhuǎn)換數(shù)據(jù)，采用自然二進(jìn)制編碼。
• 數(shù)字輸入：數(shù)字輸入 (overline{CS}) 和SCLK不受 (V_{DD}+0.3V) 限制，可承受7V電壓，避免了電源排序問題。
• 參考輸入：需外部提供100 mV至 (V_{DD}) 的參考電壓，推薦使用2.50 V。參考源誤差會(huì)導(dǎo)致AD7457傳輸函數(shù)出現(xiàn)增益誤差，VREF引腳應(yīng)連接至少0.33 μF的電容。

性能指標(biāo)

• 電源要求： (V{DD}) 范圍為2.7 V至5.25 V，不同工作模式下電流消耗不同。例如，轉(zhuǎn)換期間， (V{DD}=4.75V) 至5.25 V時(shí)，最大電流為1.5 mA； (V_{DD}=2.7V) 至3.6 V時(shí)，最大電流為1.2 mA。
• 時(shí)序規(guī)格：SCLK頻率范圍為10 kHz至10 MHz，轉(zhuǎn)換時(shí)間 (t{CONVERT}=16×t{SCLK}) ，最大為1.6 μs。

典型性能特性

動(dòng)態(tài)性能

• SINAD：在不同電源電壓下，SINAD隨模擬輸入頻率變化。例如， (V{DD}=3V) 和 (V{DD}=5V) 時(shí)，SINAD在30 kHz輸入頻率下可達(dá)70 dB左右。
• THD：總諧波失真受源阻抗和電源電壓影響。源阻抗越大，THD越大；不同電源電壓下，THD隨輸入頻率變化。

線性度

• DNL：差分非線性誤差表示相鄰代碼之間實(shí)際變化與理想1 LSB變化的差異。
• INL：積分非線性誤差是ADC傳輸函數(shù)與理想直線的最大偏差。

應(yīng)用建議

模擬輸入處理

• 確保 (V{IN -}+V{IN +}leq V_{DD}) ，避免超出ADC最大額定值。
• 對于交流應(yīng)用，可在模擬輸入引腳使用RC低通濾波器去除高頻成分。
• 當(dāng)諧波失真和信噪比要求較高時(shí)，應(yīng)使用低阻抗源驅(qū)動(dòng)模擬輸入，必要時(shí)可使用輸入緩沖放大器。

接地與布局

• 印刷電路板應(yīng)將模擬和數(shù)字部分分開，使用獨(dú)立的接地平面，并在靠近AD7457的GND引腳處采用星型接地。
• 避免在器件下方鋪設(shè)數(shù)字線路，模擬接地平面應(yīng)覆蓋AD7457下方。
• 電源線路應(yīng)使用大尺寸走線，減少電源線上的干擾。
• 快速開關(guān)信號（如時(shí)鐘）應(yīng)進(jìn)行屏蔽，避免輻射噪聲，時(shí)鐘信號不應(yīng)靠近模擬輸入。

微處理器接口

AD7457可與多種微處理器接口，以ADSP - 218x為例，可直接連接，無需額外的膠合邏輯。通過配置SPORT0控制寄存器，可實(shí)現(xiàn)數(shù)據(jù)接收和時(shí)鐘提供。

總結(jié)

AD7457以其低功耗、寬電源電壓范圍、靈活的接口和出色的性能，成為傳感器接口、電池供電系統(tǒng)等應(yīng)用的理想選擇。在設(shè)計(jì)過程中，合理處理模擬輸入、優(yōu)化接地與布局以及正確連接微處理器，能充分發(fā)揮AD7457的優(yōu)勢，為系統(tǒng)帶來更高的精度和穩(wěn)定性。你在使用ADC時(shí)遇到過哪些挑戰(zhàn)？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。