Z86E72/73 OTP微控制器：特性、功能與設(shè)計(jì)應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，微控制器是眾多項(xiàng)目的核心組件，選擇一款合適的微控制器對(duì)于產(chǎn)品的性能和穩(wěn)定性至關(guān)重要。今天，我們就來(lái)詳細(xì)探討ZiLOG公司的Z86E72/73 OTP微控制器，看看它在硬件設(shè)計(jì)中能為我們帶來(lái)哪些優(yōu)勢(shì)。

文件下載：Z86E7216ASG.pdf

一、特性概述

Z86E72/73微控制器具有諸多出色的特性，使其在眾多應(yīng)用場(chǎng)景中表現(xiàn)卓越。

1. 內(nèi)存與電壓

從基本配置來(lái)看，Z86E73擁有32KB的ROM和236字節(jié)的通用RAM，而Z86E72則配備16KB的ROM和748字節(jié)的通用RAM。兩者的I/O電壓范圍均為3.0V至5.5V，能夠適應(yīng)不同的電源環(huán)境。這種內(nèi)存和電壓的配置，為不同規(guī)模和需求的項(xiàng)目提供了靈活的選擇。

2. 低功耗設(shè)計(jì)

低功耗是現(xiàn)代電子設(shè)備追求的重要指標(biāo)之一，Z86E72/73在這方面表現(xiàn)出色。其典型功耗僅為60mW，還具備兩種待機(jī)模式。STOP模式下電流低至2μA，HALT模式下為0.8mA，這使得它非常適合用于電池供電的設(shè)備，能有效延長(zhǎng)設(shè)備的續(xù)航時(shí)間。

3. 智能計(jì)數(shù)/定時(shí)器架構(gòu)

為了應(yīng)對(duì)復(fù)雜的脈沖或信號(hào)處理需求，Z86E72/73采用了特殊的架構(gòu)。它擁有一個(gè)可編程的8位計(jì)數(shù)器/定時(shí)器，帶有兩個(gè)捕獲寄存器，以及一個(gè)可編程的16位計(jì)數(shù)器/定時(shí)器，帶有一個(gè)捕獲寄存器。同時(shí)，還配備了可編程的輸入毛刺濾波器，用于脈沖接收，能夠有效處理復(fù)雜的信號(hào)。

4. 中斷系統(tǒng)

該微控制器提供了五個(gè)優(yōu)先級(jí)中斷，其中三個(gè)為外部中斷，另外兩個(gè)分配給計(jì)數(shù)器/定時(shí)器。這種豐富的中斷資源，使得系統(tǒng)能夠及時(shí)響應(yīng)各種外部事件，提高了系統(tǒng)的實(shí)時(shí)處理能力。

5. 內(nèi)部比較器

內(nèi)置的兩個(gè)獨(dú)立比較器，具有可編程的中斷極性，可用于處理模擬信號(hào)，并與獨(dú)立的參考電壓進(jìn)行比較。這在一些需要模擬信號(hào)處理的應(yīng)用中非常有用，如傳感器數(shù)據(jù)采集和處理。

6. 時(shí)鐘選擇

內(nèi)部振蕩器支持多種時(shí)鐘源，包括晶體、陶瓷諧振器、LC、RC（掩模選項(xiàng)）或外部時(shí)鐘驅(qū)動(dòng)。這種多樣化的時(shí)鐘選擇，為不同的應(yīng)用場(chǎng)景提供了更多的靈活性。

7. 軟件可選功能

在端口方面，Z86E72/73具有軟件可選的200±50% KΩ電阻晶體管上拉功能，可用于Port 0和Port 2。其中，Port 2的上拉功能還可以進(jìn)行位選擇，并且當(dāng)上拉引腳配置為輸出時(shí)，上拉功能會(huì)自動(dòng)禁用。此外，P00至P03還提供了軟件鼠標(biāo)/軌跡球接口，方便實(shí)現(xiàn)人機(jī)交互功能。

二、引腳說(shuō)明

Z86E72/73提供了多種封裝形式，包括40引腳雙列直插封裝（DIP）、44引腳塑料有引腳芯片載體（PLCC）和44引腳薄型四方扁平封裝（LQFP）。不同封裝在標(biāo)準(zhǔn)模式和EPROM模式下的引腳分配有所不同，以下是一些關(guān)鍵引腳的功能說(shuō)明：

1. 控制信號(hào)引腳

• /DS（輸出，低電平有效）：數(shù)據(jù)選通信號(hào)，在每次外部存儲(chǔ)器傳輸時(shí)激活。在讀取操作中，數(shù)據(jù)必須在/DS的后沿之前可用；在寫(xiě)入操作中，/DS的下降沿表示輸出數(shù)據(jù)有效。
• /AS（輸出，低電平有效）：地址選通信號(hào)，在每個(gè)機(jī)器周期開(kāi)始時(shí)脈沖一次。外部程序的地址通過(guò)Port 0/Port 1輸出，存儲(chǔ)器地址傳輸在/AS的后沿有效。在程序控制下，/AS可以與Port 0、Port 1、數(shù)據(jù)選通和讀/寫(xiě)信號(hào)一起置于高阻抗?fàn)顟B(tài)。
• R//W（輸出，寫(xiě)為低電平）：讀/寫(xiě)信號(hào)，當(dāng)CCP向外部程序或數(shù)據(jù)存儲(chǔ)器寫(xiě)入數(shù)據(jù)時(shí)，R//W信號(hào)為低電平。

2. 時(shí)鐘引腳

• XTAL1（時(shí)間輸入）：該引腳用于連接并聯(lián)諧振晶體、陶瓷諧振器、LC或RC網(wǎng)絡(luò)，或外部單相時(shí)鐘到片上振蕩器輸入。
• XTAL2（時(shí)間輸出）：連接并聯(lián)諧振晶體、陶瓷諧振器、LC或RC網(wǎng)絡(luò)到片上振蕩器輸出。

3. 端口引腳

• Port 0（P07 - P00）：8位雙向CMOS兼容端口，可通過(guò)軟件配置為半字節(jié)I/O端口或用于外部存儲(chǔ)器接口的地址端口。輸出驅(qū)動(dòng)為推挽式，可進(jìn)行握手控制。在外部存儲(chǔ)器訪(fǎng)問(wèn)時(shí)，Port 0可根據(jù)需要提供不同的地址位。此外，P00 - P03還提供了軟件選項(xiàng)，可配置為0.4V CMOS觸發(fā)電平，方便直接連接鼠標(biāo)/軌跡球紅外傳感器。
• Port 1（P17 - P10）：復(fù)用的地址（A7 - A0）和數(shù)據(jù)（D7 - D0）端口，與ZiLOG ZBus?兼容。其操作由地址選通（/AS）、數(shù)據(jù)選通（/DS）、讀/寫(xiě)（R//W）和數(shù)據(jù)存儲(chǔ)器（/DM）控制線(xiàn)路支持。在多處理器和DMA應(yīng)用中，Port 1可與Port 0、/AS、/DS和R//W一起置于高阻抗?fàn)顟B(tài)，以共享公共資源。
• Port 2（P27 - P20）：8位雙向CMOS兼容I/O端口，每個(gè)引腳可獨(dú)立配置為輸入或輸出。提供軟件選項(xiàng)，可連接8個(gè)200KΩ（±50%）上拉電阻。編程為輸出的位可全局設(shè)置為推挽或開(kāi)漏模式，也可進(jìn)行握手控制。
• Port 3（P37 - P31）：7位CMOS兼容端口，由三個(gè)固定輸入（P33 - P31）和四個(gè)固定輸出（P37 - P34）組成?？赏ㄟ^(guò)軟件配置實(shí)現(xiàn)輸入/輸出、中斷、端口握手、數(shù)據(jù)存儲(chǔ)器功能以及計(jì)數(shù)器/定時(shí)器輸出。兩個(gè)內(nèi)置比較器可處理P31和P32上的模擬信號(hào)，并參考Pref1和P33上的電壓。

4. 其他引腳

• R//RL（輸入）：當(dāng)此引腳連接到GND時(shí)，禁用內(nèi)部ROM，使設(shè)備作為無(wú)ROM的Z8運(yùn)行。當(dāng)不連接或拉高到VCC時(shí)，設(shè)備正常作為Z8 ROM版本運(yùn)行。
• /RESET（輸入，低電平有效）：用于初始化MCU。復(fù)位可通過(guò)上電復(fù)位、看門(mén)狗定時(shí)器、停止模式恢復(fù)、低電壓檢測(cè)或外部復(fù)位實(shí)現(xiàn)。上電復(fù)位和看門(mén)狗定時(shí)器復(fù)位時(shí)，內(nèi)部產(chǎn)生的復(fù)位信號(hào)會(huì)將復(fù)位引腳拉低一段時(shí)間。為避免復(fù)位沖突，驅(qū)動(dòng)復(fù)位線(xiàn)的設(shè)備應(yīng)使用開(kāi)漏輸出。

三、功能描述

1. 復(fù)位機(jī)制

Z86E72/73的復(fù)位可通過(guò)多種方式實(shí)現(xiàn)，包括上電復(fù)位、看門(mén)狗定時(shí)器、停止模式恢復(fù)源、低電壓檢測(cè)和外部復(fù)位。上電復(fù)位和看門(mén)狗定時(shí)器復(fù)位時(shí)，內(nèi)部產(chǎn)生的復(fù)位信號(hào)會(huì)將復(fù)位引腳拉低一段時(shí)間，確保VCC和振蕩器電路穩(wěn)定后再開(kāi)始執(zhí)行指令。

2. 存儲(chǔ)器結(jié)構(gòu)

• 程序存儲(chǔ)器：Z86E72/73可尋址16K/32KB的內(nèi)部程序存儲(chǔ)器，其余部分為外部存儲(chǔ)器。程序存儲(chǔ)器的前12個(gè)字節(jié)用于存儲(chǔ)中斷向量，對(duì)應(yīng)五個(gè)可用中斷。
• RAM：Z86E72擁有768字節(jié)的RAM，其中256字節(jié)組成寄存器文件，其余512字節(jié)組成擴(kuò)展數(shù)據(jù)RAM；Z86E73則只有256字節(jié)的寄存器文件。
• 擴(kuò)展數(shù)據(jù)RAM：Z86E72的擴(kuò)展數(shù)據(jù)RAM占用地址范圍FE00H - FFFFH（512字節(jié)）。訪(fǎng)問(wèn)擴(kuò)展數(shù)據(jù)RAM需使用特定指令，且部分地址空間被保留，使用時(shí)需謹(jǐn)慎。
• 外部存儲(chǔ)器：可尋址高達(dá)32KB（減去FD00H - FFFFH）的外部存儲(chǔ)器，從地址8000H開(kāi)始。通過(guò)P34上可選的/DM功能，可區(qū)分?jǐn)?shù)據(jù)和程序存儲(chǔ)器空間。

3. 擴(kuò)展寄存器文件

寄存器文件得到了擴(kuò)展，以容納更多的系統(tǒng)控制寄存器和將更多的外圍設(shè)備映射到寄存器地址區(qū)域。Z8寄存器地址空間R0到R15被實(shí)現(xiàn)為16個(gè)存儲(chǔ)組，每組16個(gè)寄存器，這些組被稱(chēng)為擴(kuò)展寄存器文件（ERF）。通過(guò)寄存器RP的位7 - 4選擇工作寄存器組，位3 - 0選擇擴(kuò)展寄存器文件存儲(chǔ)組。

4. 計(jì)數(shù)器/定時(shí)器功能

計(jì)數(shù)器/定時(shí)器是Z86E72/73的重要組成部分，具有豐富的功能和靈活的配置。

輸入電路

輸入電路通過(guò)邊緣檢測(cè)器監(jiān)測(cè)P31或P20上的輸入信號(hào)，根據(jù)CTR1 D5 - D4的設(shè)置，在檢測(cè)到邊緣時(shí)產(chǎn)生脈沖。同時(shí)，輸入信號(hào)中寬度小于指定值（CTR1 D3, D2）的毛刺會(huì)被過(guò)濾掉。

8位計(jì)數(shù)器/定時(shí)器電路

• 發(fā)送模式：當(dāng)T8啟用時(shí)，其輸出取決于CTR1 D1的值。在單通模式下，T8計(jì)數(shù)到0后停止，輸出翻轉(zhuǎn)，并設(shè)置超時(shí)狀態(tài)位；在模N模式下，T8計(jì)數(shù)到終端值后，輸出翻轉(zhuǎn)，加載新的計(jì)數(shù)值并繼續(xù)計(jì)數(shù)。
• 解調(diào)模式：需將TC8L和TC8H編程為FFh。T8啟用后，檢測(cè)到第一個(gè)邊緣時(shí)開(kāi)始計(jì)數(shù)，檢測(cè)到后續(xù)邊緣時(shí)，將當(dāng)前值取反并存入捕獲寄存器，同時(shí)T8重新加載FFh并繼續(xù)計(jì)數(shù)。

16位計(jì)數(shù)器/定時(shí)器電路

• 發(fā)送模式：在正常或乒乓模式下，T16未啟用時(shí)，其輸出取決于CTR1 D0的值。T16啟用后，加載初始值，計(jì)數(shù)到0時(shí)輸出翻轉(zhuǎn)，設(shè)置狀態(tài)位并可能產(chǎn)生中斷。在單通模式下，T16停止計(jì)數(shù)；在模N模式下，T16重新加載并繼續(xù)計(jì)數(shù)。
• 解調(diào)模式：將TC16L和TC16H編程為FFh后，T16啟用，檢測(cè)到第一個(gè)邊緣時(shí)捕獲并重新加載，根據(jù)CTR2 D6的設(shè)置處理后續(xù)邊緣。計(jì)數(shù)到0時(shí)，繼續(xù)從FFFFh計(jì)數(shù)，并設(shè)置狀態(tài)位，可能產(chǎn)生中斷。

乒乓模式

乒乓模式僅在發(fā)送模式下有效。T8和T16需編程為單通模式，且在CTR1 D3, D2中設(shè)置乒乓模式。開(kāi)始操作時(shí)，啟用T8或T16，兩者交替工作，循環(huán)執(zhí)行。

5. 中斷系統(tǒng)

Z86E72/73具有五個(gè)不同的中斷，可屏蔽且具有優(yōu)先級(jí)。其中三個(gè)中斷源來(lái)自Port 3的P33 - P31，另外兩個(gè)來(lái)自計(jì)數(shù)器/定時(shí)器。通過(guò)中斷屏蔽寄存器可全局或單獨(dú)啟用或禁用這些中斷請(qǐng)求。當(dāng)多個(gè)中斷掛起時(shí)，由可編程優(yōu)先級(jí)編碼器根據(jù)中斷優(yōu)先級(jí)寄存器的設(shè)置解決優(yōu)先級(jí)問(wèn)題。

6. 時(shí)鐘系統(tǒng)

片上振蕩器具有高增益、并聯(lián)諧振放大器，可連接晶體、LC、陶瓷諧振器或外部時(shí)鐘源。晶體要求為AT切割，頻率范圍為1MHz至8MHz，串聯(lián)電阻（RS）小于等于100歐姆。也可使用成本效益高的RC網(wǎng)絡(luò)或其他合適的外部時(shí)鐘源驅(qū)動(dòng)。

7. 低功耗模式

• HALT：此模式下關(guān)閉內(nèi)部CPU時(shí)鐘，但不關(guān)閉XTAL振蕩，計(jì)數(shù)器/定時(shí)器和外部中斷仍保持活動(dòng)?？赏ㄟ^(guò)外部或內(nèi)部中斷恢復(fù)，中斷服務(wù)程序執(zhí)行后，程序從HALT指令后的指令繼續(xù)執(zhí)行。
• STOP：關(guān)閉內(nèi)部時(shí)鐘和外部晶體振蕩，將待機(jī)電流降低到10μA（典型值）或更低。只有通過(guò)復(fù)位（如看門(mén)狗定時(shí)器超時(shí)、上電復(fù)位、停止模式恢復(fù)或外部復(fù)位）才能終止STOP模式，處理器將從地址000CH重新啟動(dòng)應(yīng)用程序。

8. 寄存器配置

• Port Configuration Register (PCON)：用于配置Port 3上的比較器輸出，位于擴(kuò)展寄存器文件的Bank F，位置00。通過(guò)設(shè)置相應(yīng)的位，可選擇比較器輸出是否連接到P34和P37，以及Port 0的輸出模式。
• Stop-Mode Recovery Register (SMR)：選擇時(shí)鐘分頻值并確定停止模式恢復(fù)的方式。除位7為只讀外，其他位為只寫(xiě)。位7是一個(gè)標(biāo)志位，在停止模式恢復(fù)時(shí)由硬件設(shè)置，上電周期時(shí)復(fù)位。
• Stop-Mode Recovery Register 2 (SMR2)：與SMR配合使用，確定停止模式恢復(fù)的另一種方式。指定的事件觸發(fā)時(shí)，可實(shí)現(xiàn)停止模式恢復(fù)。
• Watch-Dog Timer Mode Register (WDTMR)：看門(mén)狗定時(shí)器是一個(gè)可重觸發(fā)的單穩(wěn)態(tài)定時(shí)器，若達(dá)到終端計(jì)數(shù)將復(fù)位Z8。該寄存器需在特定條件下訪(fǎng)問(wèn)，用于設(shè)置看門(mén)狗定時(shí)器的超時(shí)時(shí)間、時(shí)鐘源以及在HALT和STOP模式下的活動(dòng)狀態(tài)。

四、電氣特性

1. 絕對(duì)最大額定值

在使用Z86E72/73時(shí)，需要注意其絕對(duì)最大額定值。電源電壓（VMAX）的范圍為 -0.3V至 +7.0V，存儲(chǔ)溫度（TSTG）范圍為 -65°C至 +150°C，工作環(huán)境溫度（TA）需參考訂購(gòu)信息。超過(guò)這些額定值可能會(huì)對(duì)設(shè)備造成永久性損壞。

2. 電容特性

輸入電容、輸出電容和I/O電容的最大值均為12pF，測(cè)試條件為T(mén)A = 25°C，VCC = GND = 0V，f = 1.0MHz，未測(cè)量的引腳連接到GND。

3. 直流特性

直流特性包括最大輸入電壓、時(shí)鐘輸入高低電壓、輸入高低電壓、輸出高低電壓、復(fù)位輸入高低電壓、比較器輸入失調(diào)電壓、輸入泄漏電流、輸出泄漏電流、復(fù)位輸入電流、電源電流、待機(jī)電流等。不同的電壓和溫度條件下，這些參數(shù)會(huì)有所不同，設(shè)計(jì)時(shí)需根據(jù)具體應(yīng)用進(jìn)行考慮。

4. 交流特性

交流特性主要涉及外部I/O或存儲(chǔ)器的讀寫(xiě)時(shí)序，包括地址有效到/AS上升延遲、/AS上升到地址浮動(dòng)延遲、/DS低電平寬度、讀寫(xiě)數(shù)據(jù)有效延遲等參數(shù)。這些時(shí)序參數(shù)對(duì)于確保系統(tǒng)的正常運(yùn)行至關(guān)重要，設(shè)計(jì)時(shí)需嚴(yán)格按照規(guī)格要求進(jìn)行電路布局和信號(hào)處理。

五、編程與測(cè)試

1. EPROM編程

Z86E72/73支持多種編程和測(cè)試模式，包括EPROM讀取、編程、驗(yàn)證、RC選項(xiàng)、邊距讀取、陰影行讀取/編程/驗(yàn)證、陰影列讀取/編程/驗(yàn)證、頁(yè)面編程等。不同模式下，需要對(duì)設(shè)備引腳施加不同的電壓和信號(hào)，并遵循特定的時(shí)序要求。

2. 編程時(shí)序

編程波形的時(shí)序參數(shù)包括地址建立時(shí)間、數(shù)據(jù)建立時(shí)間、VPP建立時(shí)間、VCC建立時(shí)間、芯片使能建立時(shí)間、編程脈沖寬度、數(shù)據(jù)保持時(shí)間等。嚴(yán)格控制這些時(shí)序參數(shù)，才能確保編程的準(zhǔn)確性和可靠性。

六、應(yīng)用建議與注意事項(xiàng)

1. 電源設(shè)計(jì)

為了保證Z86E72/73的穩(wěn)定運(yùn)行，電源設(shè)計(jì)至關(guān)重要。建議使用穩(wěn)定的電源，避免電源波動(dòng)對(duì)芯片造成影響。同時(shí)，在電源線(xiàn)路上添加適當(dāng)?shù)臑V波電容，以減少電源噪聲。

2. 時(shí)鐘設(shè)計(jì)

時(shí)鐘是微控制器的“心臟”，穩(wěn)定的時(shí)鐘信號(hào)對(duì)于系統(tǒng)的正常運(yùn)行至關(guān)重要。在選擇時(shí)鐘源時(shí)，應(yīng)根據(jù)具體應(yīng)用需求選擇合適的晶體或其他時(shí)鐘源，并按照推薦的電容值進(jìn)行連接，以確保時(shí)鐘信號(hào)的穩(wěn)定性。

3. 低功耗設(shè)計(jì)

如果應(yīng)用場(chǎng)景對(duì)功耗有嚴(yán)格要求，可充分利用Z86E72/73的低功耗模式。在進(jìn)入HALT或STOP模式前，確保指令流水線(xiàn)已清空，避免指令執(zhí)行中斷。同時(shí)，合理配置看門(mén)狗定時(shí)器和停止模式恢復(fù)寄存器，以滿(mǎn)足系統(tǒng)的功耗和可靠性要求。

4. 中斷處理

中斷處理是提高系統(tǒng)實(shí)時(shí)性的關(guān)鍵。在設(shè)計(jì)中斷處理程序時(shí)，應(yīng)盡量減少中斷服務(wù)程序的執(zhí)行時(shí)間，避免影響其他任務(wù)的執(zhí)行。同時(shí)，合理設(shè)置中斷優(yōu)先級(jí)，確保重要的中斷能夠及時(shí)得到處理。

5. 編程與調(diào)試

在進(jìn)行EPROM編程時(shí)，務(wù)必嚴(yán)格按照編程時(shí)序和引腳電壓要求進(jìn)行操作，避免編程錯(cuò)誤導(dǎo)致芯片損壞。在調(diào)試過(guò)程中，可利用芯片的調(diào)試接口和寄存器，對(duì)系統(tǒng)進(jìn)行實(shí)時(shí)監(jiān)測(cè)和調(diào)試，確保系統(tǒng)的穩(wěn)定性和正確性。

綜上所述，ZiLOG的Z86E72/73 OTP微控制器憑借其豐富的特性、靈活的功能和良好的電氣性能，在消費(fèi)電子、汽車(chē)、計(jì)算機(jī)外設(shè)和電池供電手持設(shè)備等領(lǐng)域具有廣泛的應(yīng)用前景。通過(guò)深入了解其特性和功能，合理設(shè)計(jì)硬件電路和軟件程序，我們可以充分發(fā)揮該微控制器的優(yōu)勢(shì)，開(kāi)發(fā)出高性能、低功耗的電子產(chǎn)品。希望本文對(duì)電子工程師在使用Z86E72/73進(jìn)行設(shè)計(jì)時(shí)有所幫助。如果你在設(shè)計(jì)過(guò)程中遇到任何問(wèn)題，歡迎在評(píng)論區(qū)留言討論。