深入解析AD7663：16位250 kSPS CMOS ADC的卓越性能與應(yīng)用

引言

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。AD7663作為一款16位、250 kSPS的CMOS ADC，憑借其出色的性能和豐富的特性，在眾多應(yīng)用場景中展現(xiàn)出強(qiáng)大的競爭力。本文將深入剖析AD7663的特點(diǎn)、工作原理、性能指標(biāo)以及應(yīng)用注意事項(xiàng)，為電子工程師們提供全面的參考。

文件下載：AD7663.pdf

AD7663概述

產(chǎn)品特性

• 高速吞吐量：AD7663能夠?qū)崿F(xiàn)250 kSPS的采樣率，可快速完成模擬信號到數(shù)字信號的轉(zhuǎn)換，滿足高速數(shù)據(jù)采集的需求。
• 高精度：具有16位分辨率，無失碼現(xiàn)象，最大積分非線性（INL）僅為3 LSB，典型信噪比（S/(N+D)）在100 kHz時(shí)可達(dá)90 dB，總諧波失真（THD）低至 -100 dB，確保了轉(zhuǎn)換結(jié)果的準(zhǔn)確性。
• 寬輸入范圍：支持多種雙極性和單極性輸入電壓范圍，包括±10 V、±5 V、±2.5 V、0 V 到 10 V、0 V 到 5 V、0 V 到 2.5 V，可適應(yīng)不同的應(yīng)用場景。
• 單電源供電：僅需一個(gè)5 V電源即可工作，典型功耗僅為35 mW，在100 SPS吞吐量時(shí)功耗低至15 μW，進(jìn)入掉電模式時(shí)最大功耗為7 μW，非常適合電池供電的應(yīng)用。
• 靈活的接口：提供并行（8/16位）和串行（5 V/3 V）接口，與SPI?/QSPI?/MICROWIRE?/DSP兼容，方便與各種數(shù)字系統(tǒng)進(jìn)行連接。
• 無流水線延遲：在數(shù)據(jù)采集過程中不會產(chǎn)生流水線延遲，適用于對實(shí)時(shí)性要求較高的應(yīng)用。

應(yīng)用領(lǐng)域

AD7663的廣泛應(yīng)用領(lǐng)域包括數(shù)據(jù)采集、電機(jī)控制、通信、儀器儀表、頻譜分析、醫(yī)療儀器和過程控制等。其高精度和高速性能使其能夠滿足這些領(lǐng)域?qū)?shù)據(jù)采集和處理的嚴(yán)格要求。

工作原理

AD7663是一款基于電荷再分配逐次逼近寄存器（SAR）的模數(shù)轉(zhuǎn)換器。其工作過程主要包括采樣和轉(zhuǎn)換兩個(gè)階段。

采樣階段

在采樣階段，內(nèi)部輸入電阻分壓器將輸入模擬信號進(jìn)行縮放和電平轉(zhuǎn)換，使其范圍始終為0 V到2.5 V。電容DAC由16個(gè)二進(jìn)制加權(quán)電容和一個(gè)額外的“LSB”電容組成，在采樣時(shí)，電容陣列作為采樣電容，通過開關(guān)將其連接到輸入信號，采集模擬信號。

轉(zhuǎn)換階段

當(dāng)采樣階段完成且CNVST輸入為低電平時(shí)，轉(zhuǎn)換階段開始。此時(shí)，開關(guān)SW_A和SW_B打開，電容陣列和虛擬電容與輸入斷開并連接到REFGND。通過控制邏輯依次切換電容陣列的每個(gè)元素，使比較器輸入以二進(jìn)制加權(quán)電壓步長變化，最終使比較器達(dá)到平衡狀態(tài)，生成ADC輸出代碼，并將BUSY輸出置為低電平。

性能指標(biāo)

分辨率和線性度

AD7663具有16位分辨率，確保了高精度的轉(zhuǎn)換結(jié)果。其最大積分非線性（INL）為3 LSB，無失碼現(xiàn)象，保證了轉(zhuǎn)換的線性度。

噪聲和失真

在100 kHz時(shí)，典型信噪比（S/(N+D)）為90 dB，總諧波失真（THD）為 -100 dB，能夠有效抑制噪聲和失真，提高信號質(zhì)量。

采樣速度和延遲

AD7663的吞吐量可達(dá)250 kSPS，轉(zhuǎn)換周期為4 μs，無流水線延遲，能夠快速響應(yīng)輸入信號的變化。

電源和功耗

僅需一個(gè)5 V電源供電，典型功耗為35 mW，在低采樣率下功耗更低，如在100 SPS時(shí)功耗僅為15 μW，進(jìn)入掉電模式時(shí)最大功耗為7 μW，具有良好的節(jié)能性能。

電路設(shè)計(jì)與應(yīng)用

模擬輸入電路

AD7663的模擬輸入電路采用電阻分壓器對輸入信號進(jìn)行縮放和電平轉(zhuǎn)換，可實(shí)現(xiàn)多種輸入范圍。四個(gè)模擬輸入引腳（IND、INC、INB、INA）通過連接不同的電阻網(wǎng)絡(luò)，可獲得不同的輸入范圍和輸入阻抗。同時(shí)，輸入電路中的二極管提供了ESD保護(hù)，確保了芯片的可靠性。

驅(qū)動放大器選擇

為了確保AD7663的性能，驅(qū)動放大器需要滿足一定的要求。例如，能夠在16位水平上對電容陣列的滿量程階躍進(jìn)行穩(wěn)定響應(yīng)，產(chǎn)生的噪聲盡可能低，具有適合AD7663的THD性能等。推薦的驅(qū)動放大器包括AD8021、AD8022、AD829和AD8610等。

電壓參考輸入

AD7663使用外部2.5 V電壓參考，REF引腳的動態(tài)輸入阻抗要求驅(qū)動源具有低阻抗和有效的去耦。推薦使用低噪聲、低溫度漂移的電壓參考，如ADR421和AD780，同時(shí)在REF和REFGND之間連接合適的去耦電容。

電源設(shè)計(jì)

AD7663使用三組電源引腳：模擬5 V電源AVDD、數(shù)字5 V核心電源DVDD和數(shù)字輸入/輸出接口電源OVDD。為了減少電源數(shù)量，DVDD可以通過簡單的RC濾波器從模擬電源獲取。同時(shí)，芯片對電源變化具有較好的抗干擾能力，在寬頻率范圍內(nèi)對電源變化不敏感。

轉(zhuǎn)換控制

AD7663通過CNVST信號控制轉(zhuǎn)換過程。在真正的采樣應(yīng)用中，推薦將CNVST信號保持高電平，直到BUSY信號下降沿后的最小延遲時(shí)間（對應(yīng)采集時(shí)間t8），然后將CNVST信號拉低，啟動轉(zhuǎn)換。CNVST信號的設(shè)計(jì)需要注意快速、干凈的邊緣和最小的過沖、下沖或振鈴，以確保低抖動。

數(shù)字接口

AD7663具有靈活的數(shù)字接口，可通過串行或并行接口與主機(jī)系統(tǒng)連接。串行接口復(fù)用在并行數(shù)據(jù)總線上，支持3 V或5 V邏輯。通過OB/2C輸入引腳，可選擇二進(jìn)制補(bǔ)碼或直二進(jìn)制編碼。

應(yīng)用案例

與SPI接口的微控制器連接

以MC68HC11為例，AD7663作為從設(shè)備，在轉(zhuǎn)換完成后讀取數(shù)據(jù)。轉(zhuǎn)換命令可由內(nèi)部定時(shí)器中斷觸發(fā)，輸出數(shù)據(jù)的讀取可由轉(zhuǎn)換結(jié)束信號（BUSY下降沿）觸發(fā)。SPI接口需要進(jìn)行相應(yīng)的配置，以確保數(shù)據(jù)的正確傳輸。

與ADSP - 21065L的連接

AD7663可通過串行接口與ADSP - 21065L連接，采用主模式，無需額外的膠合邏輯。轉(zhuǎn)換命令可由外部低抖動振蕩器、ADSP - 21065L的FLAG輸出或串行端口的幀輸出TFS生成。

設(shè)計(jì)注意事項(xiàng)

布局設(shè)計(jì)

在PCB布局中，應(yīng)將模擬和數(shù)字部分分開，使用獨(dú)立的接地平面，并在一點(diǎn)連接。避免在芯片下方運(yùn)行數(shù)字線路，防止噪聲耦合?？焖匍_關(guān)信號如CNVST或時(shí)鐘應(yīng)進(jìn)行屏蔽，避免輻射噪聲。電源線路應(yīng)使用盡可能大的走線，以提供低阻抗路徑，并進(jìn)行良好的去耦。

評估AD7663性能

推薦使用AD7663的評估板進(jìn)行性能評估，評估板提供了完整的硬件和軟件解決方案，可通過PC進(jìn)行控制和測試。

結(jié)論

AD7663作為一款高性能的16位250 kSPS CMOS ADC，具有高速、高精度、低功耗和靈活接口等優(yōu)點(diǎn)，適用于多種應(yīng)用場景。電子工程師在設(shè)計(jì)過程中，需要根據(jù)具體需求合理選擇驅(qū)動放大器、電壓參考和電源設(shè)計(jì)，同時(shí)注意PCB布局和轉(zhuǎn)換控制信號的設(shè)計(jì)，以充分發(fā)揮AD7663的性能優(yōu)勢。你在實(shí)際應(yīng)用中是否遇到過類似ADC的使用問題？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。