探索MAX19507：雙通道8位130Msps ADC的卓越性能與應(yīng)用潛力

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）一直是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討一款備受矚目的ADC產(chǎn)品——MAX19507，它是Maxim推出的一款雙通道、8位、130Msps ADC，具備諸多出色特性，適用于多種應(yīng)用場(chǎng)景。

文件下載：MAX19507.pdf

產(chǎn)品概述

MAX19507是一款高性能的雙通道ADC，具有8位分辨率和高達(dá)130Msps的最大采樣率。其模擬輸入可接受0.4V至1.4V的寬輸入共模電壓范圍，支持直流耦合輸入，適用于廣泛的RF、IF和基帶前端組件。該器件在基帶至超過(guò)400MHz的高輸入頻率范圍內(nèi)都能提供出色的動(dòng)態(tài)性能，非常適合零中頻（ZIF）和高中頻（IF）采樣應(yīng)用。

性能亮點(diǎn)

• 低功耗運(yùn)行：在130Msps的采樣率下，每個(gè)通道的模擬功耗僅為74mW，此外，在掉電模式下功耗僅為1mW，待機(jī)模式下為21mW，這使得它在對(duì)功耗要求較高的應(yīng)用中具有顯著優(yōu)勢(shì)。
• 出色的動(dòng)態(tài)性能：在(f{IN}=70 MHz)和(f{CLK}=130 MHz)的條件下，典型的信噪比（SNR）性能為49.8dBFS，無(wú)雜散動(dòng)態(tài)范圍（SFDR）為69dBc，能夠有效減少信號(hào)失真，提高信號(hào)處理的準(zhǔn)確性。
• 靈活的電源配置：可在1.8V電源下工作，同時(shí)集成的自感應(yīng)電壓調(diào)節(jié)器允許在2.5V至3.3V的電源（AVDD）下運(yùn)行，數(shù)字輸出驅(qū)動(dòng)器的電源電壓（OVDD）范圍為1.8V至3.5V，為設(shè)計(jì)提供了更多的靈活性。
• 可編程特性：通過(guò)3線串口接口訪問(wèn)可編程寄存器，可進(jìn)行各種調(diào)整和功能選擇。此外，串口接口可禁用，三個(gè)輸入可用于選擇輸出模式、數(shù)據(jù)格式和時(shí)鐘分頻模式。數(shù)據(jù)輸出可通過(guò)雙并行CMOS兼容輸出數(shù)據(jù)總線提供，也可配置為單復(fù)用并行CMOS總線。

電氣特性

直流精度

• 分辨率：8位，能夠滿足大多數(shù)中等精度的信號(hào)處理需求。
• 積分非線性（INL）：在(f_{IN}=3MHz)時(shí)，INL范圍為 -0.3至 +0.3 LSB，確保了信號(hào)轉(zhuǎn)換的準(zhǔn)確性。
• 差分非線性（DNL）：同樣在(f_{IN}=3MHz)時(shí)，DNL范圍為 -0.3至 +0.3 LSB，保證了無(wú)漏碼和單調(diào)的傳輸函數(shù)。
• 偏移誤差（OE）：使用內(nèi)部參考時(shí)，偏移誤差范圍為 -0.4至 +0.4 %FS，有助于減少信號(hào)的直流偏移。
• 增益誤差（GE）：使用外部參考（1.25V）時(shí)，增益誤差范圍為 -1.5至 +1.5 %FS，確保了信號(hào)放大的準(zhǔn)確性。

模擬輸入

• 差分輸入電壓范圍：1.5 VP - P，可處理較大幅度的差分信號(hào)。
• 共模輸入電壓范圍：0.4V至1.4V，提供了更寬的輸入信號(hào)范圍。
• 輸入電阻：固定電阻、共模和差模均大于100kΩ，差分輸入電阻（共模連接到輸入）為4kΩ，有助于減少信號(hào)衰減。
• 輸入電流：每個(gè)輸入的開(kāi)關(guān)電容共模輸入電流為74μA。
• 輸入電容：每個(gè)輸入的固定接地電容為0.7至1.2pF，有助于減少信號(hào)的干擾。

轉(zhuǎn)換速率

• 最大時(shí)鐘頻率：130MHz，支持高速信號(hào)采樣。
• 最小時(shí)鐘頻率：65MHz，確保了一定的靈活性。
• 數(shù)據(jù)延遲：9個(gè)時(shí)鐘周期，這是從輸入到輸出的總延遲時(shí)間。

動(dòng)態(tài)性能

• 小信號(hào)噪聲底（SSNF）：在(f_{IN}=70MHz)且信號(hào)幅度小于 -35dBFS時(shí)，SSNF為 -49.8dBFS，能夠有效降低噪聲干擾。
• 信噪比（SNR）：在不同輸入頻率下，SNR表現(xiàn)出色，如在(f{IN}=70MHz)時(shí)為49.8dBFS，在(f{IN}=175MHz)時(shí)也能達(dá)到49.8dBFS。
• 信噪失真比（SINAD）：在(f_{IN}=70MHz)時(shí)為48.5至49.3dB，反映了信號(hào)的整體質(zhì)量。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：包括2nd和3rd諧波的SFDR1以及4th和更高諧波的SFDR2，在不同頻率下都有較好的表現(xiàn)，如在(f_{IN}=70MHz)時(shí)，SFDR1為65.0至77.0dBc，SFDR2為64.0至69.0dBc。
• 總諧波失真（THD）：在(f_{IN}=70MHz)時(shí)為 -72.0至 -63.0dBc，有效減少了諧波失真。
• 三階互調(diào)（IM3）：在(f_{IN}=70MHz ±1.5MHz)且信號(hào)幅度為 -7dBFS時(shí)，IM3為 -80dBc，保證了多信號(hào)處理時(shí)的性能。

通道間特性

• 串?dāng)_：在(f{INA})或(f{INB}=70MHz)且信號(hào)幅度為 -1dBFS時(shí)，串?dāng)_為95dBc，在(f{INA})或(f{INB}=175MHz)且信號(hào)幅度為 -1dBFS時(shí)，串?dāng)_為85dBc，有效減少了通道間的干擾。
• 增益匹配：在(f_{IN}=70MHz)時(shí)，增益匹配為 ±0.05dB，確保了通道間的一致性。
• 偏移匹配：在(f_{IN}=70MHz)時(shí)，偏移匹配為 ±0.2 %FSR，有助于提高信號(hào)處理的準(zhǔn)確性。
• 相位匹配：在(f_{IN}=70MHz)時(shí)，相位匹配為 ±0.5°，保證了信號(hào)的相位一致性。

其他特性

• 內(nèi)部參考：REFIO輸出電壓為1.23至1.27V，溫度系數(shù)小于 ±60ppm/°C，提供了穩(wěn)定的參考電壓。
• 外部參考：REFIO輸入電壓范圍為1.25 ±5/ -10%V，輸入電阻為10 ±20%kΩ，可根據(jù)需要進(jìn)行外部參考調(diào)整。
• 時(shí)鐘輸入：支持差分和單端時(shí)鐘輸入，差分時(shí)鐘輸入電壓范圍為0.4至2.0V P - P，單端模式選擇閾值為0.1V，輸入電阻和電容等參數(shù)也有明確規(guī)定，確保了時(shí)鐘信號(hào)的穩(wěn)定輸入。

典型工作特性

文檔中給出了多個(gè)典型工作特性的圖表，包括不同輸入頻率下的FFT圖、非線性特性圖以及各種性能與輸入頻率、模擬輸入幅度、采樣頻率、共模電壓、模擬電源電壓等因素的關(guān)系圖。這些圖表直觀地展示了MAX19507在不同條件下的性能表現(xiàn)，為工程師在實(shí)際應(yīng)用中進(jìn)行參數(shù)調(diào)整和優(yōu)化提供了重要參考。

引腳描述

MAX19507采用48引腳的薄QFN封裝，各引腳具有明確的功能。例如，AVDD為模擬電源電壓引腳，需要通過(guò)0.1μF電容旁路到地；INA+和INA - 為通道A的正負(fù)模擬輸入引腳；SPEN為SPI使能引腳，低電平使能SPI接口，高電平使能并行編程模式等。詳細(xì)的引腳功能描述有助于工程師正確連接和使用該器件。

詳細(xì)工作原理

管道架構(gòu)

MAX19507采用10級(jí)全差分管道架構(gòu)，輸入采樣信號(hào)在每個(gè)半時(shí)鐘周期內(nèi)逐步通過(guò)管道階段，從輸入到輸出的總延遲為9個(gè)時(shí)鐘周期。每個(gè)管道轉(zhuǎn)換器階段將輸入電壓轉(zhuǎn)換為數(shù)字輸出代碼，并通過(guò)數(shù)字誤差校正補(bǔ)償ADC比較器偏移，確保無(wú)漏碼。

模擬輸入和共模參考

模擬輸入信號(hào)通過(guò)輸入采樣開(kāi)關(guān)連接到采樣電容，在輸入開(kāi)關(guān)打開(kāi)時(shí)進(jìn)行采樣。共模偏置可以通過(guò)外部或內(nèi)部2kΩ電阻提供，在直流耦合應(yīng)用中，信號(hào)源提供外部偏置和偏置電流；在交流耦合應(yīng)用中，輸入電流由共模輸入電壓提供。通過(guò)可編程寄存器設(shè)置，共模輸入?yún)⒖茧妷嚎梢栽?.45V至1.35V之間以0.15V的增量進(jìn)行調(diào)整，默認(rèn)設(shè)置為0.90V。

參考輸入/輸出（REFIO）

REFIO用于調(diào)整參考電位，進(jìn)而調(diào)整ADC的滿量程范圍。內(nèi)部帶隙電壓發(fā)生器提供內(nèi)部參考電壓，通過(guò)10kΩ電阻緩沖后應(yīng)用到REFIO。通過(guò)在REFIO上施加外部電壓，可以對(duì)ADC的滿量程進(jìn)行微調(diào)，允許的調(diào)整范圍為 +5/ -15%。

編程和接口

并行接口

通過(guò)將SPEN連接到AVDD可以啟用并行接口，該接口提供了一種引腳可編程的方式，具有有限的功能集。通過(guò)不同的引腳組合可以選擇輸出格式、時(shí)鐘分頻模式和數(shù)據(jù)輸出模式等。

串行編程接口

通過(guò)CS、SDIN和SCLK輸入對(duì)MAX19507的控制寄存器進(jìn)行編程。當(dāng)CS為低電平時(shí)，在SCLK的上升沿將串行數(shù)據(jù)移入SDIN；當(dāng)CS為高電平時(shí)，MAX19507忽略SDIN和SCLK上的數(shù)據(jù)。每個(gè)讀寫操作后CS必須變?yōu)楦唠娖健DIN還可作為讀取控制寄存器的串行數(shù)據(jù)輸出。串行接口支持在一個(gè)通信周期內(nèi)進(jìn)行兩字節(jié)傳輸，第一個(gè)字節(jié)為控制字節(jié)，包含地址和讀寫指令，第二個(gè)字節(jié)為數(shù)據(jù)字節(jié)。

時(shí)鐘輸入和同步

時(shí)鐘輸入

MAX19507支持全差分時(shí)鐘或單端邏輯電平時(shí)鐘輸入。對(duì)于差分時(shí)鐘操作，將差分時(shí)鐘連接到CLK + 和CLK - 輸入；對(duì)于單端操作，將CLK - 連接到地，并用邏輯電平信號(hào)驅(qū)動(dòng)CLK + 輸入。

時(shí)鐘分頻

MAX19507提供時(shí)鐘分頻選項(xiàng)，可以通過(guò)串行接口設(shè)置DIV0和DIV1，或在并行編程配置中使用DIV輸入來(lái)啟用時(shí)鐘分頻。

同步

當(dāng)使用時(shí)鐘分頻時(shí)，可以通過(guò)滑同步和邊緣同步兩種機(jī)制來(lái)同步內(nèi)部時(shí)鐘。通過(guò)Clock Divide/Data Format/Test Pattern寄存器（06h）中的SYNC_MODE選擇同步模式，并將SYNC輸入置高以進(jìn)行同步。

數(shù)字輸出和可編程數(shù)據(jù)時(shí)序

數(shù)字輸出

MAX19507具有雙CMOS、可復(fù)用、可逆的數(shù)據(jù)總線。在并行編程模式下，可以通過(guò)FORMAT輸入配置數(shù)據(jù)輸出為偏移二進(jìn)制、二進(jìn)制補(bǔ)碼或格雷碼，通過(guò)OUTSEL輸入選擇復(fù)用或雙總線操作。SPI接口提供了更多的靈活性，可反轉(zhuǎn)D0_ - D7_的順序。OVDD設(shè)置輸出電壓，數(shù)字輸出具有可編程的輸出阻抗，范圍為50Ω至300Ω。

可編程數(shù)據(jù)時(shí)序

該器件提供可編程數(shù)據(jù)時(shí)序控制，允許優(yōu)化時(shí)序特性以滿足系統(tǒng)時(shí)序要求。通過(guò)調(diào)整DA_BYPASS、DLY_HALF_T、DTIME<2:0>和DCLKTIME<2:0>等控制信號(hào)，可以實(shí)現(xiàn)數(shù)據(jù)輸出延遲的調(diào)整。文檔中給出了不同采樣率下的推薦時(shí)序調(diào)整設(shè)置，以及默認(rèn)設(shè)置和推薦設(shè)置下的數(shù)據(jù)時(shí)序特性圖表。

電源管理

通過(guò)SHDN輸入（引腳7）可以在不同的電源管理狀態(tài)之間切換，Power Management寄存器（00h）定義了每個(gè)電源管理狀態(tài)。默認(rèn)狀態(tài)下，(SHDN = 1)關(guān)閉MAX19507，(SHDN = 0)恢復(fù)全功率。除了關(guān)機(jī)和待機(jī)模式外，HPS_SHDN1和HPS_SHDN0還可以激活A(yù) + B加法器模式，在該模式下，兩個(gè)通道的結(jié)果進(jìn)行平均。

應(yīng)用信息

模擬輸入

• 變壓器耦合差分模擬輸入：使用RF變壓器將單端信號(hào)轉(zhuǎn)換為全差分信號(hào)，可提供更好的SFDR和THD性能。對(duì)于不同頻率范圍，可以選擇不同的變壓器配置，如在輸入頻率達(dá)到Nyquist（fCLK/2）時(shí)，可采用圖18所示的配置；對(duì)于超過(guò)Nyquist頻率的信號(hào)，可采用圖19所示的配置，利用額外的變壓器提高共模抑制比。
• 單端AC耦合輸入信號(hào)：通過(guò)MAX4108提供高速、高帶寬、低噪聲和低失真的信號(hào)處理，偏置電壓通過(guò)內(nèi)部2kΩ電阻施加到輸入。
• DC耦合輸入：由于MAX19507具有寬共模電壓范圍（0.4V至1.4V），允許直流耦合信號(hào)輸入，但需要確保共模電壓保持在該范圍內(nèi)。

時(shí)鐘輸入

文檔中給出了單端到差分時(shí)鐘輸入轉(zhuǎn)換電路的示例，有助于工程師正確設(shè)計(jì)時(shí)鐘輸入電路。

接地、旁路和電路板布局考慮

MAX19507需要高速電路板布局設(shè)計(jì)技術(shù)，所有旁路電容應(yīng)盡可能靠近器件，使用表面貼裝器件以減少電感。通過(guò)0.1μF陶瓷電容將AVDD、OVDD、REFIO、CMA和CMB旁路到地。多層電路板具有接地和電源平面，可提供最高水平的信號(hào)完整性。高速數(shù)字信號(hào)走線應(yīng)遠(yuǎn)離敏感的模擬走線，隔離每個(gè)轉(zhuǎn)換器的模擬輸入線以減少通道間串?dāng)_，所有信號(hào)線應(yīng)保持短且避免90°轉(zhuǎn)彎。

總結(jié)

MAX19507作為一款高性能的雙通道8位130Msps ADC，具有低功耗、出色的動(dòng)態(tài)性能、靈活的電源配置、可編程特性等諸多優(yōu)點(diǎn)。在IF和基帶通信、超聲和醫(yī)學(xué)成像、便攜式儀器和低功耗數(shù)據(jù)采集等領(lǐng)域具有廣泛的應(yīng)用前景。工程師在使用該器件時(shí)，需要充分了解其電氣特性、工作原理、編程接口和應(yīng)用注意事項(xiàng)，以確保設(shè)計(jì)的可靠性和性能。同時(shí)，通過(guò)合理的電路板布局和電源管理，可以進(jìn)一步優(yōu)化系統(tǒng)性能。你在使用MAX19507的過(guò)程中遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。