高速低功耗12位ADC：AD7475/AD7495的深度解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討Analog Devices公司的兩款12位高速低功耗ADC——AD7475和AD7495，為電子工程師們提供全面的技術(shù)分析和設(shè)計(jì)參考。

文件下載：AD7475.pdf

一、產(chǎn)品概述

AD7475和AD7495是12位、高速、低功耗的逐次逼近型ADC，可在2.7V至5.25V的單電源下工作，最高吞吐量可達(dá)1 MSPS。它們集成了低噪聲、寬帶寬的跟蹤保持放大器，能夠處理頻率超過(guò)1 MHz的輸入信號(hào)。這兩款A(yù)DC通過(guò)片選信號(hào)（(overline{CS})）和串行時(shí)鐘（SCLK）控制轉(zhuǎn)換過(guò)程和數(shù)據(jù)采集，可與微處理器或DSP輕松接口。

二、產(chǎn)品特性亮點(diǎn)

2.1 高速與低功耗的完美結(jié)合

這兩款A(yù)DC具有快速的吞吐量，達(dá)到1 MSPS。在功耗方面表現(xiàn)出色，以3V電源和1 MSPS吞吐量為例，AD7475僅消耗1.5 mA，AD7495消耗2 mA；5V電源和1 MSPS時(shí)，AD7475電流消耗為2.1 mA，AD7495為2.6 mA。這使得它們非常適合對(duì)功耗敏感的應(yīng)用場(chǎng)景，如電池供電系統(tǒng)。

2.2 寬輸入帶寬與高信噪比

具備68 dB SNR（300 kHz輸入頻率）的寬輸入帶寬，能夠在較寬的頻率范圍內(nèi)保持良好的信號(hào)質(zhì)量，為信號(hào)處理提供了可靠的保障。

2.3 靈活的電源與時(shí)鐘管理

轉(zhuǎn)換率由串行時(shí)鐘決定，可通過(guò)提高串行時(shí)鐘速度來(lái)縮短轉(zhuǎn)換時(shí)間。同時(shí)，還具備關(guān)機(jī)模式，在較低吞吐量時(shí)可最大限度提高電源效率，平均功耗在不轉(zhuǎn)換時(shí)可降低，全關(guān)機(jī)時(shí)功耗僅為1 μA。

2.4 無(wú)流水線延遲

采用標(biāo)準(zhǔn)的逐次逼近型ADC架構(gòu)，通過(guò)(overline{CS})輸入精確控制采樣時(shí)刻，實(shí)現(xiàn)單次轉(zhuǎn)換控制，無(wú)流水線延遲，確保數(shù)據(jù)處理的及時(shí)性。

2.5 高速串行接口

支持SPI、QSPI、MICROWIRE、DSP等多種接口標(biāo)準(zhǔn)，方便與各種微處理器和DSP進(jìn)行連接，提高了系統(tǒng)的兼容性和靈活性。

2.6 片上參考（僅AD7495）

AD7495集成了2.5V的片上參考，減少了外部參考源的使用，簡(jiǎn)化了電路設(shè)計(jì)。

2.7 低功耗待機(jī)模式

待機(jī)模式下最大電流僅為1 μA，進(jìn)一步降低了系統(tǒng)的功耗。

2.8 小封裝形式

提供8引腳的MSOP和SOIC封裝，節(jié)省了電路板空間，適合小型化設(shè)計(jì)。

三、應(yīng)用領(lǐng)域

AD7475和AD7495的特性使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用：

• 電池供電系統(tǒng)：低功耗特性延長(zhǎng)了電池的使用壽命，適用于便攜式設(shè)備。
• 個(gè)人數(shù)字助理（PDA）：滿足高速數(shù)據(jù)采集和處理的需求。
• 醫(yī)療儀器：高精度和低噪聲性能確保了醫(yī)療數(shù)據(jù)的準(zhǔn)確采集。
• 移動(dòng)通信：支持高速數(shù)據(jù)傳輸，提高通信質(zhì)量。
• 儀器儀表和控制系統(tǒng)：實(shí)現(xiàn)精確的信號(hào)測(cè)量和控制。
• 數(shù)據(jù)采集系統(tǒng)：快速的吞吐量和高分辨率滿足數(shù)據(jù)采集的要求。
• 光學(xué)傳感器：能夠處理光學(xué)信號(hào)的快速變化。

四、技術(shù)參數(shù)詳解

4.1 動(dòng)態(tài)性能

• 信噪比和失真比（SINAD）：在300 kHz輸入頻率和1 MSPS采樣率下，最小值為68 dB。
• 總諧波失真（THD）：最大值為 -75 dB。
• 峰值諧波或雜散噪聲（SFDR）：最大值為 -76 dB。
• 互調(diào)失真（IMD）：二階和三階項(xiàng)典型值均為 -78 dB。
• 孔徑延遲：典型值為10 ns。
• 孔徑抖動(dòng)：典型值為50 ps。
• 滿功率帶寬：3 dB時(shí)典型值為8.3 MHz，0.1 dB時(shí)典型值為1.3 MHz。

4.2 直流精度

• 分辨率：12位。
• 積分非線性（INL）：在5V時(shí)最大值為±1.5 LSB（3V時(shí)為典型值），25°C時(shí)典型值為±0.5 LSB。
• 差分非線性（DNL）：在5V時(shí)最大值為 +1.5/ -0.9 LSB，保證12位無(wú)漏碼（3V時(shí)為典型值），25°C時(shí)典型值為±0.5 LSB。
• 偏移誤差：最大值為±8 LSB，典型值為±2.5 LSB。
• 增益誤差：最大值為±3 LSB（AD7475）或±7 LSB（AD7495），典型值為±2.5 LSB。

4.3 模擬輸入

• 輸入電壓范圍：0 V至REF IN（AD7475）或0 V至2.5 V（AD7495）。
• 直流泄漏電流：最大值為±1 μA。
• 輸入電容：典型值為20 pF。

4.4 參考輸入

• REF IN輸入電壓范圍：2.5 V ±1%（AD7475）。
• REF OUT輸出電壓：2.4625/2.5375 V（AD7495）。
• REF OUT阻抗：典型值為10 Ω（AD7495）。
• REF OUT溫度系數(shù)：典型值為50 ppm/°C（AD7495）。

4.5 邏輯輸入和輸出

• 邏輯輸入：輸入高電壓（VINH）最小值為VDRIVE - 1 V，輸入低電壓（VINL）最大值為0.4 V，輸入電流（IIN）最大值為±1 μA，輸入電容（CIN2）最大值為10 pF。
• 邏輯輸出：輸出高電壓（VOH）最小值為VDRIVE - 0.2 V（ISOURCE = 200 μA），輸出低電壓（VOL）最大值為0.4 V（ISINK = 200 μA），浮動(dòng)狀態(tài)泄漏電流最大值為±10 μA，浮動(dòng)狀態(tài)輸出電容最大值為10 pF，輸出編碼為直（自然）二進(jìn)制。

4.6 轉(zhuǎn)換速率

• 轉(zhuǎn)換時(shí)間：最大為800 ns（16個(gè)SCLK周期，SCLK為20 MHz）。
• 跟蹤保持采集時(shí)間：正弦波輸入時(shí)最大為300 ns，滿量程階躍輸入時(shí)最大為325 ns。
• 吞吐量速率：最大為1 MSPS。

4.7 電源要求

• VDD：范圍為2.7/5.25 V（最小值/最大值）。
• VDRIVE：范圍為2.7/5.25 V（最小值/最大值）。
• IDD：正常模式（靜態(tài)）典型值為750 μA（AD7475）或1 mA（AD7495），正常模式（操作）在不同電源電壓和采樣率下有不同值，部分掉電模式和全掉電模式下電流更低。

五、工作原理

5.1 轉(zhuǎn)換器操作

AD7475和AD7495基于電容式DAC的12位逐次逼近型ADC。在采集階段，采樣電容獲取輸入信號(hào)；轉(zhuǎn)換階段，控制邏輯和電容式DAC通過(guò)增減采樣電容上的電荷量，使比較器重新達(dá)到平衡，完成轉(zhuǎn)換并生成輸出代碼。

5.2 ADC傳輸函數(shù)

輸出編碼為直二進(jìn)制，設(shè)計(jì)的代碼轉(zhuǎn)換發(fā)生在連續(xù)LSB整數(shù)值的中間（即1/2 LSB和3/2 LSB），LSB大小為VREF/4096。

六、典型連接圖

6.1 AD7475典型連接

REF IN連接到經(jīng)去耦的2.5V參考源（如AD780），提供0V至2.5V的模擬輸入范圍。VDRIVE引腳連接到3V微處理器的電源，實(shí)現(xiàn)3V邏輯接口。

6.2 AD7495典型連接

REF OUT引腳連接到緩沖器，再應(yīng)用于模擬輸入的電平轉(zhuǎn)換電路，允許雙極性信號(hào)輸入。REF OUT引腳需連接至少100 nF的電容到地。

七、操作模式

7.1 正常模式

適用于最高吞吐量性能，(overline{CS})保持低電平，直到CS下降沿后至少10個(gè)SCLK下降沿過(guò)去，確保設(shè)備始終保持全功率。完成轉(zhuǎn)換和數(shù)據(jù)訪問(wèn)需要16個(gè)串行時(shí)鐘周期。

7.2 部分掉電模式

適用于較低吞吐量要求的應(yīng)用。在SCLK的第二個(gè)下降沿之后且第十個(gè)下降沿之前將(overline{CS})拉高，設(shè)備進(jìn)入部分掉電模式，除偏置電流發(fā)生器（AD7475）或片上參考和參考緩沖器（AD7495）外的所有模擬電路均掉電。退出該模式需進(jìn)行一次虛擬轉(zhuǎn)換。

7.3 全掉電模式

適用于比部分掉電模式更低吞吐量要求的應(yīng)用。需兩次中斷轉(zhuǎn)換過(guò)程，將(overline{CS})在SCLK的第二個(gè)下降沿之后且第十個(gè)下降沿之前拉高，設(shè)備進(jìn)入全掉電模式，所有模擬電路均掉電。退出全掉電模式也需進(jìn)行虛擬轉(zhuǎn)換，且需要更長(zhǎng)的上電時(shí)間。

八、功率與吞吐量關(guān)系

通過(guò)在不轉(zhuǎn)換時(shí)使用部分掉電模式，ADC的平均功耗在較低吞吐量時(shí)會(huì)降低。隨著吞吐量的降低，設(shè)備在部分掉電狀態(tài)下停留的時(shí)間更長(zhǎng)，平均功耗相應(yīng)下降。全掉電模式適用于更低吞吐量的應(yīng)用，轉(zhuǎn)換之間的電流消耗通常小于1 μA。

九、串行接口

串行時(shí)鐘提供轉(zhuǎn)換時(shí)鐘并控制數(shù)據(jù)傳輸。(overline{CS})下降沿啟動(dòng)數(shù)據(jù)傳輸和轉(zhuǎn)換過(guò)程，將跟蹤保持器置于保持模式，并使總線退出三態(tài)。轉(zhuǎn)換需要16個(gè)SCLK周期完成，13個(gè)SCLK下降沿后，跟蹤保持器在下一個(gè)SCLK上升沿回到跟蹤模式。

十、微處理器接口

AD7475和AD7495的串行接口可直接連接多種微處理器，如TMS320C5X/C54X、ADSP - 21xx、DSP56XXX和MC68HC16等。不同的微處理器需要進(jìn)行相應(yīng)的配置，以實(shí)現(xiàn)與ADC的良好接口。

十一、總結(jié)

AD7475和AD7495以其高速、低功耗、寬輸入帶寬等特性，為電子工程師提供了優(yōu)秀的ADC解決方案。在設(shè)計(jì)過(guò)程中，工程師們可以根據(jù)具體的應(yīng)用需求，合理選擇操作模式和配置參數(shù)，充分發(fā)揮這兩款A(yù)DC的性能優(yōu)勢(shì)，實(shí)現(xiàn)高效、可靠的數(shù)據(jù)采集和處理。同時(shí)，在使用過(guò)程中要注意ESD防護(hù)等問(wèn)題，確保設(shè)備的正常運(yùn)行。希望本文能為電子工程師們?cè)谑褂肁D7475和AD7495時(shí)提供有價(jià)值的參考。

你在實(shí)際設(shè)計(jì)中是否使用過(guò)這兩款A(yù)DC呢？遇到過(guò)哪些問(wèn)題？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和心得。