56F8033/56F8023數(shù)字信號控制器深度解析

在電子工程領(lǐng)域，數(shù)字信號控制器（DSC）扮演著至關(guān)重要的角色，它結(jié)合了數(shù)字信號處理（DSP）的強(qiáng)大運(yùn)算能力和微控制器（MCU）的控制功能。今天，我們就來深入探討飛思卡爾（Freescale）的56F8033/56F8023這兩款16位數(shù)字信號控制器。

文件下載：MC56F8033VLC.pdf

一、產(chǎn)品概述

1.1 核心特性

56F8033/56F8023基于56800E核心，具備高效的16位架構(gòu)。在32MHz的核心頻率下，它能實(shí)現(xiàn)高達(dá)32 MIPS的處理速度，這意味著它可以快速處理復(fù)雜的數(shù)字信號和控制任務(wù)。其單周期16×16位并行乘法累加器（MAC）以及四個36位累加器，為數(shù)字信號處理提供了強(qiáng)大的運(yùn)算支持。同時，它還擁有32位算術(shù)和邏輯多位移位器，以及獨(dú)特的DSP尋址模式和硬件DO與REP循環(huán)，這些特性使得它在處理復(fù)雜算法時表現(xiàn)出色。

1.2 設(shè)備差異

這兩款設(shè)備的主要差異體現(xiàn)在片上內(nèi)存上。56F8033擁有64KB的程序閃存（PFLASH）和8KB的統(tǒng)一數(shù)據(jù)/程序隨機(jī)存取存儲器（RAM），而56F8023則配備32KB的PFLASH和4KB的RAM。這種差異使得用戶可以根據(jù)具體應(yīng)用需求選擇合適的設(shè)備。

1.3 內(nèi)存架構(gòu)

采用雙哈佛架構(gòu)，允許同時對程序和數(shù)據(jù)內(nèi)存進(jìn)行多達(dá)三次訪問，大大提高了數(shù)據(jù)處理效率。同時，它還具備閃存安全和保護(hù)機(jī)制，防止未經(jīng)授權(quán)的用戶訪問內(nèi)部閃存，保障了數(shù)據(jù)的安全性。

1.4 外設(shè)電路

• PWM模塊：擁有一個多功能六輸出脈沖寬度調(diào)制器（PWM）模塊，最高可支持96MHz的PWM工作時鐘，具備15位的分辨率，支持中心對齊和邊緣對齊的PWM信號模式，還配備四個可編程故障輸入和可編程數(shù)字濾波器，以及雙緩沖PWM寄存器，為電機(jī)控制等應(yīng)用提供了強(qiáng)大的支持。
• ADC和DAC：兩個獨(dú)立的12位模數(shù)轉(zhuǎn)換器（ADC），支持同時和順序轉(zhuǎn)換，采樣率高達(dá)2.67MSPS，還有16字結(jié)果緩沖寄存器。同時，兩個內(nèi)部12位數(shù)模轉(zhuǎn)換器（DAC），輸出擺幅從軌到軌的建立時間為2μs，還能自動生成方波、三角波和鋸齒波等波形。
• 定時器和通信接口：一個16位多功能四定時器模塊（TMR），最高工作時鐘可達(dá)96MHz，有八個獨(dú)立的16位計(jì)數(shù)器/定時器，具備捕獲和比較功能，多達(dá)12種工作模式。此外，還配備了一個具有LIN從機(jī)功能的排隊(duì)串行通信接口（QSCI）、一個排隊(duì)串行外設(shè)接口（QSPI）和一個I2C端口，滿足了不同的通信需求。

1.5 能源信息

采用高密度CMOS工藝制造，具有5V容限。片上調(diào)節(jié)器為數(shù)字和模擬電路供電，降低了成本并減少了噪聲。支持等待和停止模式，以及ADC智能電源管理，每個外設(shè)都可以單獨(dú)禁用以節(jié)省功耗。

二、時鐘合成模塊（OCCS）

2.1 概述

OCCS模塊允許用戶使用內(nèi)部弛豫振蕩器、外部晶體或外部時鐘，以用戶可選擇的頻率運(yùn)行56F8000系列設(shè)備，最高可達(dá)32MHz。

2.2 特性

• 具備內(nèi)部弛豫振蕩器，可在外部頻率源或晶體不可用時提供參考頻率。
• 能夠?qū)?nèi)部弛豫振蕩器或晶體振蕩器進(jìn)行掉電操作，還能將內(nèi)部弛豫振蕩器置于待機(jī)模式。
• 3位后置分頻器可控制PLL輸出。
• 可對PLL進(jìn)行掉電操作。
• 為系統(tǒng)集成模塊（SIM）提供兩倍系統(tǒng)時鐘，為PWM和定時器模塊提供三倍系統(tǒng)時鐘。
• 若PLL參考時鐘丟失，具備安全關(guān)機(jī)功能。
• 可由外部時鐘源驅(qū)動。

2.3 工作模式

在56F8000系列設(shè)備中，可使用內(nèi)部振蕩器、外部晶體或外部時鐘源為SIM提供參考時鐘。2X系統(tǒng)時鐘源輸出可由特定方程描述，SIM負(fù)責(zé)進(jìn)一步將這些頻率除以2，以確保系統(tǒng)時鐘輸出具有50%的占空比。

2.4 內(nèi)部時鐘源

內(nèi)部弛豫振蕩器在不使用外部頻率源或晶體時可提供參考頻率，具有良好的溫度和電壓穩(wěn)定性，還支持待機(jī)和掉電狀態(tài)以優(yōu)化功耗。其中心頻率在工廠校準(zhǔn)為8MHz，可通過微調(diào)內(nèi)部電容將精度調(diào)整到8MHz的±0.078%以內(nèi)。

2.5 晶體振蕩器和陶瓷諧振器

內(nèi)部晶體振蕩器電路可與4 - 8MHz的并聯(lián)諧振晶體諧振器或陶瓷諧振器接口。在選擇晶體或諧振器時，應(yīng)遵循供應(yīng)商的建議，以確保最大穩(wěn)定性和可靠啟動。

2.6 外部時鐘輸入

可通過將外部時鐘源連接到XTAL引腳，將EXTAL引腳接地，或選擇GPIO6/RXD或GPIOB5/TA1/FAULT3/XTAL/EXTAL作為外部時鐘輸入。

三、內(nèi)存映射

3.1 程序地址空間

包括中斷向量表，不同設(shè)備的程序閃存和RAM分配有所不同。56F8033的程序閃存為64KB，RAM為8KB；56F8023的程序閃存為32KB，RAM為4KB。

3.2 數(shù)據(jù)地址空間

包括EOnCE內(nèi)存和外設(shè)內(nèi)存映射。不同設(shè)備的數(shù)據(jù)內(nèi)存分配也存在差異，同時還列出了EOnCE內(nèi)存映射和外設(shè)內(nèi)存映射寄存器的詳細(xì)信息。

四、中斷控制器（ITCN）

4.1 功能

ITCN模塊負(fù)責(zé)仲裁各種中斷請求（IRQ），當(dāng)存在足夠優(yōu)先級的中斷時向56800E核心發(fā)出信號，并確定處理該中斷的跳轉(zhuǎn)地址。

4.2 特性

• 每個IRQ具有可編程的優(yōu)先級級別。
• 具備兩個可編程的快速中斷。
• 可通知SIM模塊在等待和停止模式下重啟時鐘。
• 能夠在復(fù)位后驅(qū)動地址總線上的初始地址。

4.3 操作模式

• 正常中斷處理：確定要處理的中斷和最高優(yōu)先級中斷后，生成中斷向量地址。
• 中斷嵌套：允許更高優(yōu)先級的IRQ中斷當(dāng)前異常。
• 快速中斷處理：中斷控制器在核心之前識別快速中斷，通過特定配置實(shí)現(xiàn)快速中斷處理。

4.4 寄存器描述

詳細(xì)介紹了ITCN的各個寄存器，包括中斷優(yōu)先級寄存器、向量基地址寄存器、快速中斷匹配寄存器等，每個寄存器都有其特定的功能和位定義。

五、系統(tǒng)集成模塊（SIM）

5.1 功能

SIM模塊是片上系統(tǒng)的核心控制模塊，負(fù)責(zé)芯片復(fù)位排序、核心和外設(shè)時鐘控制與分配、停止/等待模式控制、系統(tǒng)狀態(tài)控制等功能。

5.2 特性

• 提供芯片復(fù)位排序功能。
• 控制核心和外設(shè)時鐘的分配。
• 支持停止、等待和運(yùn)行三種電源模式，可控制電源利用率。
• 具備寫保護(hù)功能，可控制56800E核心的WAIT和STOP指令的啟用/禁用，以及大調(diào)節(jié)器待機(jī)模式的啟用/禁用。
• 允許選定的外設(shè)在停止模式下運(yùn)行以生成停止恢復(fù)中斷。
• 控制可編程外設(shè)和GPIO的連接。
• 支持軟件芯片復(fù)位。
• 控制I/O短地址基位置。
• 提供外設(shè)保護(hù)控制，為安全關(guān)鍵應(yīng)用提供防失控代碼保護(hù)。
• 控制內(nèi)部時鐘源輸出到CLKO引腳。
• 四個通用軟件控制寄存器僅在上電時復(fù)位。
• 控制外設(shè)停止模式的時鐘。

5.3 寄存器描述

詳細(xì)介紹了SIM的各個寄存器，包括控制寄存器、復(fù)位狀態(tài)寄存器、軟件控制寄存器、功率控制寄存器等，每個寄存器都有其特定的功能和位定義。

5.4 時鐘生成概述

SIM使用來自O(shè)CCS模塊的主時鐘（2X系統(tǒng)時鐘），最高可達(dá)64MHz，為外設(shè)、核心和內(nèi)存提供最高32MHz的系統(tǒng)時鐘。還可提供3X系統(tǒng)高速外設(shè)時鐘，最高可達(dá)96MHz，為PWM、定時器A和I2C模塊提供可選時鐘。

5.5 電源節(jié)省模式

設(shè)備可在運(yùn)行、等待、停止、待機(jī)和掉電五種電源節(jié)省模式下運(yùn)行，每種模式都有其特定的時鐘操作和恢復(fù)條件，用戶可根據(jù)實(shí)際需求選擇合適的模式以優(yōu)化功耗。

5.6 復(fù)位和時鐘

SIM支持五種復(fù)位源，包括外部復(fù)位、上電復(fù)位、軟件復(fù)位、COP超時復(fù)位和COP參考丟失復(fù)位。復(fù)位生成模塊有三個復(fù)位檢測器，可產(chǎn)生四個主要復(fù)位信號。時鐘方面，內(nèi)存、外設(shè)和核心時鐘通常以相同頻率運(yùn)行，SIM負(fù)責(zé)時鐘分配。

六、安全特性

56F8023提供了安全特性，旨在防止未經(jīng)授權(quán)的用戶讀取閃存內(nèi)存（FM）陣列的內(nèi)容。通過編程特定的安全字到程序內(nèi)存位置，可啟用閃存安全模式，此時核心EOnCE調(diào)試功能將被禁用，但正常程序執(zhí)行不受影響。同時，還提供了多種解鎖閃存的方法，如使用JTAG、CodeWarrior或編程特定的字到內(nèi)存位置等。

七、通用輸入/輸出（GPIO）

7.1 配置

設(shè)備定義了四個GPIO端口，每個端口具有不同的寬度、關(guān)聯(lián)外設(shè)和復(fù)位功能。具體的GPIO端口引腳映射和功能選擇可通過SIM寄存器進(jìn)行配置。

7.2 復(fù)位值

詳細(xì)列出了各個GPIO端口的寄存器映射和復(fù)位值，為工程師在設(shè)計(jì)和調(diào)試過程中提供了重要參考。

八、規(guī)格參數(shù)

8.1 一般特性

采用高密度CMOS工藝制造，具有5V容限的TTL兼容數(shù)字輸入。給出了絕對最大額定值和推薦工作條件，包括電源電壓范圍、時鐘頻率、輸入輸出電壓等參數(shù)。

8.2 電氣特性

包括DC電氣特性和AC電氣特性，如輸出電壓、輸入電流、電容等參數(shù)，以及各種外設(shè)的時序參數(shù)，如SPI、SCI、I2C等接口的時序要求。

8.3 功耗

詳細(xì)介紹了不同電源模式下的電流消耗，以及功耗的計(jì)算方法，為工程師在設(shè)計(jì)低功耗系統(tǒng)時提供了參考。

九、封裝和設(shè)計(jì)考慮

9.1 封裝信息

設(shè)備采用32引腳的低輪廓四方扁平封裝（LQFP），給出了封裝外形、機(jī)械參數(shù)和引腳排列信息。

9.2 設(shè)計(jì)考慮

• 熱設(shè)計(jì)：介紹了芯片結(jié)溫的估算方法，以及在使用和不使用散熱器時的熱阻計(jì)算方法，為熱設(shè)計(jì)提供了指導(dǎo)。
• 電氣設(shè)計(jì)：給出了一系列電氣設(shè)計(jì)考慮事項(xiàng)，如提供低阻抗電源路徑、旁路電容配置、減少PCB走線長度、分離模擬和數(shù)字電路等，以確保設(shè)備的正常運(yùn)行。

十、訂購信息

提供了兩款設(shè)備的訂購信息，包括溫度范圍、電源電壓、封裝類型、引腳數(shù)量、頻率等參數(shù)，方便用戶進(jìn)行訂購。

十一、附錄

給出了寄存器縮寫的交叉參考表，方便工程師在不同文檔中查找和使用寄存器信息。

56F8033/56F8023數(shù)字信號控制器憑借其強(qiáng)大的處理能力、豐富的外設(shè)資源和靈活的配置選項(xiàng)，適用于工業(yè)控制、運(yùn)動控制、家電、通用逆變器、智能傳感器、消防和安全系統(tǒng)、開關(guān)模式電源、電源管理和醫(yī)療監(jiān)測等眾多應(yīng)用領(lǐng)域。工程師在設(shè)計(jì)過程中，應(yīng)根據(jù)具體應(yīng)用需求，合理選擇設(shè)備和配置參數(shù)，同時注意熱設(shè)計(jì)和電氣設(shè)計(jì)等方面的考慮，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用這兩款設(shè)備的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。