黃宏娟 趙德勝 龔亞飛 張曉東 時(shí)文華 張寶順

（中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所）

摘要：

芯片異構(gòu)集成的節(jié)距不斷縮小至10μm及以下，焊料外擴(kuò)、橋聯(lián)成為焊料微凸點(diǎn)互連工藝的主要技術(shù)問題。通過對(duì)微凸點(diǎn)節(jié)距為8μm的Cu/Sn固液擴(kuò)散鍵合的工藝研究，探索精細(xì)節(jié)距焊料微凸點(diǎn)互連工藝存在的問題，分析Cu/Sn微凸點(diǎn)鍵合界面金屬間的化合物，實(shí)現(xiàn)了精細(xì)節(jié)距和高質(zhì)量的Cu/Sn微凸點(diǎn)互連，獲得了節(jié)距為8μm、微凸點(diǎn)數(shù)為1 900個(gè)、總面積為3 mm×3 mm的不均勻微凸點(diǎn)陣列，該陣列互連對(duì)準(zhǔn)誤差小于0.5μm，含有200個(gè)微凸點(diǎn)菊花鏈結(jié)構(gòu)的電學(xué)導(dǎo)通。

引言

為了實(shí)現(xiàn)片上系統(tǒng)（System?on?chip，SoC）的性能，硅轉(zhuǎn)接板內(nèi)互連節(jié)距需要縮小至2~10μm［1?2］，SivaChandra等人研制了節(jié)距≤10μm的硅互連結(jié)構(gòu)（Siliconinterconnectfabric，Si?IF）［3?8］，實(shí)現(xiàn)微凸點(diǎn)節(jié)距為10μm、微凸點(diǎn)直徑為5μm的芯片到晶圓（Chiptowafer，C2W）的Cu—Cu直接鍵合工藝，在Cu微凸點(diǎn)氧化層預(yù)處理方面做了系列研究，包括在Cu微凸點(diǎn)表面覆蓋一層Ti/Au薄膜用于阻止Cu的氧化以及甲酸氣氛還原Cu氧化層等。Cu—Cu直接鍵合可以避開常用焊料鍵合焊料外溢、橋聯(lián)的問題，但低溫金屬直接鍵合對(duì)微凸點(diǎn)高度一致性、表面平整度以及粗糙度的要求也相應(yīng)提高，同時(shí)為了保證鍵合時(shí)微凸點(diǎn)接觸緊密，鍵合壓力也會(huì)比焊料鍵合要大。為此本文采用Cu—Sn熱壓鍵合來實(shí)現(xiàn)節(jié)距≤10μm的精細(xì)節(jié)距互連，通過在Cu微凸點(diǎn)表面沉積一層Sn來降低微凸點(diǎn)表面平整度和粗糙度的要求，并降低鍵合壓力和鍵合溫度。同時(shí)Cu/Sn鍵合后所生成的金屬間化合物Cu3Sn和Cu6Sn5的熔點(diǎn)分別為640℃和415℃，適合多芯片堆疊［9?13］，但在長期穩(wěn)定性和耐腐蝕性方面Cu3Sn要明顯優(yōu)于Cu6Sn5［11，14］。

Cu/Sn固液擴(kuò)散鍵合的典型溫度比Sn熔點(diǎn)（232℃）高約20~50℃。Ching?KuanLee等人制備了節(jié)距為20μm、微凸點(diǎn)直徑為10μm的Cu/Sn微凸點(diǎn)，通過芯片倒裝鍵合工藝互連，260℃保溫10s后，在150℃下退火30min，觀察界面的金屬間化合物（IMC）主要為Cu6Sn5和Cu3Sn，其中Cu6Sn5比Cu3Sn更厚［9］。JohnM.Lannon等人報(bào)道的Cu—Sn—Cu固液擴(kuò)散鍵合，采用溫度275℃加熱180s，微凸點(diǎn)界面金屬間化合物僅為Cu3Sn，未見Cu6Sn5，并在微凸點(diǎn)之間的間隙中填充BCB膠水增加可靠性［10］。J?rgMeyer等人研究了孔隙Cu3Sn形成過程，分析了工藝溫度、氣氛以及助焊劑對(duì)金屬間化合物演變的影響［15?17］，說明如何控制金屬間化合物的相是Cu/Sn微凸點(diǎn)鍵合工藝的技術(shù)難點(diǎn)。隨著微凸點(diǎn)節(jié)距的進(jìn)一步縮小，微凸點(diǎn)尺寸效應(yīng)成為主要的工藝難點(diǎn)。目前文獻(xiàn)報(bào)道的Cu/Sn鍵合的最小節(jié)距為10μm［18］，且微凸點(diǎn)采用電鍍工藝進(jìn)行制備，電鍍后通常需要金屬研磨拋光以及電鍍種子層去除工藝，工藝復(fù)雜，微凸點(diǎn)高度一致性、表面平整度以及粗糙度不僅受電鍍工藝影響，而且受金屬研磨拋光和種子層去除工藝影響，增加了微凸點(diǎn)制備的難度。本文采用電子束蒸發(fā)工藝進(jìn)行金屬薄膜沉積，用剝離的方式獲得微凸點(diǎn)，提高了微凸點(diǎn)高度一致性、表面平整度和粗糙度，將節(jié)距減小至8μm。本文還研究了Cu/Sn微凸點(diǎn)互連工藝，展示了微凸點(diǎn)直徑為4μm的Cu/Sn微凸點(diǎn)制備工藝流程，通過芯片倒裝鍵合設(shè)備進(jìn)行固液擴(kuò)散鍵合，根據(jù)電學(xué)導(dǎo)通測試判斷微凸點(diǎn)互連導(dǎo)通情況，對(duì)微凸點(diǎn)鍵合界面進(jìn)行能譜測試，分析金屬間化合物成分，對(duì)鍵合芯片進(jìn)行剪切力測試驗(yàn)證微凸點(diǎn)鍵合剪切強(qiáng)度。

1實(shí)驗(yàn)

采用菊花鏈結(jié)構(gòu)進(jìn)行微凸點(diǎn)電連接測試，設(shè)計(jì)版圖如圖1所示，微凸點(diǎn)為非均勻分布，最大分布面積為3mm×3mm，微凸點(diǎn)分布于樣品四周及中間，微凸點(diǎn)間距為4μm，四周分布電導(dǎo)通測試點(diǎn)，可測試50個(gè)微凸點(diǎn)、100個(gè)微凸點(diǎn)以及200個(gè)微凸點(diǎn)的導(dǎo)通電阻，其中四周角上的微凸點(diǎn)可測試相鄰微凸點(diǎn)間的電阻，可檢測開路微凸點(diǎn)具體分布。

微凸點(diǎn)制備及互連工藝主要流程如圖2所示。芯片和基板均為測試片，未進(jìn)行器件結(jié)構(gòu)制備。圖2（a）所示為微凸點(diǎn)下金屬層（UBM）以及菊花鏈結(jié)構(gòu)導(dǎo)電層制備，采用剝離工藝實(shí)現(xiàn)，具體為光刻掩模形成UBM和導(dǎo)電層的開孔，并進(jìn)行金屬薄膜沉積和剝離，實(shí)現(xiàn)圖形化金屬薄膜層，金屬層選用Ti/Au/Ti，第一層Ti作為芯片和基板表層材料與Au的粘附層，第二層Au作為導(dǎo)電層，第三層Ti作為Au和鈍化層SiO2的粘附層。圖2（b）所示為鈍化層制備，用于菊花鏈結(jié)構(gòu)相鄰微凸點(diǎn)的隔離以及微凸點(diǎn)外圍的絕緣鈍化，限制微凸點(diǎn)材料的外溢，具體工藝采用PECVD沉積SiO2薄膜，進(jìn)行光刻掩模后RIE刻蝕去除焊盤孔處的SiO2，去除光刻膠掩模，形成焊盤周圍具有鈍化膜的結(jié)構(gòu)。圖2（c）所示為微凸點(diǎn)制備，采用剝離工藝，具體工藝為在已完成UBM和鈍化膜的芯片和基板上進(jìn)行厚膠光刻，膠的厚度超過所需微凸點(diǎn)的厚度，此步開孔位置與UBM位置對(duì)準(zhǔn)，開孔尺寸小于UBM開孔，并進(jìn)行金屬焊料的蒸發(fā)和剝離，其中微凸點(diǎn)材料為Cu/Sn，厚度分別為3μm和2μm。圖2（d）所示為芯片和基板的微凸點(diǎn)互連，采用倒裝鍵合技術(shù)實(shí)現(xiàn)Cu/Sn固液擴(kuò)散鍵合，達(dá)到芯片和基板微凸點(diǎn)互連導(dǎo)通的目的。

微凸點(diǎn)制備完成后用掃描電鏡（SEM）觀察，整體形貌俯視見圖3。圖3（a）所示為線陣區(qū)域的微凸點(diǎn)形貌，可進(jìn)行X、Y軸單方向大偏移導(dǎo)通測試以及相鄰最少4個(gè)微凸點(diǎn)導(dǎo)通測試。圖3（b）所示為面陣區(qū)域的微凸點(diǎn)形貌，微凸點(diǎn)形態(tài)均勻，未見相鄰微凸點(diǎn)短路等異?，F(xiàn)象。圖3（c）所示為面陣區(qū)域微凸點(diǎn)放大至4000倍形貌，測試微凸點(diǎn)節(jié)距為8μm，微凸點(diǎn)直徑約4.4μm，微凸點(diǎn)間距小于4μm。圖4為微凸點(diǎn)傾斜形貌，由圖可見，Cu呈現(xiàn)圓柱體形貌，Sn表面不規(guī)則、類尖頂狀，如圖4（a）所示；另外，Cu厚度約2.7μm，Sn厚度約2.2~2.8μm，如圖4（b）所示。

3結(jié)果與討論

采用SETfc150鍵合機(jī)進(jìn)行倒裝互連，250℃/5min，由于微凸點(diǎn)尺寸過小，倒裝后的對(duì)準(zhǔn)誤差無法用X?ray、超聲檢測等非破壞性手段測試，采用玻璃透明樣品進(jìn)行對(duì)準(zhǔn)測試，鍵合對(duì)準(zhǔn)誤差小于0.5μm，如圖5所示。圖5（a）所示為菊花鏈結(jié)構(gòu)微凸點(diǎn)鍵合后情況，可看出分立微凸點(diǎn)X軸和Y軸均未有與相鄰微凸點(diǎn)短路的現(xiàn)象。圖5（b）所示為對(duì)準(zhǔn)精度為0.1μm的標(biāo)記鍵合后對(duì)準(zhǔn)情況，X軸偏移量為0.2μm，Y軸偏移量為-0.4μm。圖5（c）所示為對(duì)準(zhǔn)精度為0.5μm的標(biāo)記鍵合后對(duì)準(zhǔn)情況，X和Y軸偏移量均小于0.5μm。

進(jìn)行電學(xué)導(dǎo)通測試，測試結(jié)果如圖6所示，微凸點(diǎn)數(shù)量為100個(gè)，微凸點(diǎn)分布最遠(yuǎn)距離約為3mm，電阻約80Ω，電阻包含微凸點(diǎn)、鏈接布線層和探針焊盤，平均單個(gè)微凸點(diǎn)電阻約0.8Ω；微凸點(diǎn)數(shù)量為200個(gè)，微凸點(diǎn)分布最遠(yuǎn)距離約為1.7mm，電阻約50Ω，平均單個(gè)微凸點(diǎn)電阻約0.5Ω；微凸點(diǎn)數(shù)量為100個(gè)，微凸點(diǎn)分布最遠(yuǎn)距離約為0.4mm，電阻約50Ω，平均單個(gè)微凸點(diǎn)電阻約0.5Ω。對(duì)比數(shù)據(jù)可知導(dǎo)電層電阻占據(jù)電阻比例較大。對(duì)樣品進(jìn)行260℃/30min氮?dú)馔嘶鹛幚砗筮M(jìn)行電學(xué)測試，微凸點(diǎn)電阻變化不明顯。

對(duì)倒裝互連樣品進(jìn)行剪切力測試，微凸點(diǎn)數(shù)量為1900個(gè)，測試結(jié)果見圖7，未退火處理的樣品剪切強(qiáng)度約140gf，平均單個(gè)微凸點(diǎn)剪切強(qiáng)度約0.074gf，約為文獻(xiàn)［18］直徑為5μm的單微凸點(diǎn)剪切強(qiáng)度0.026gf的三倍，退火處理的樣品剪切強(qiáng)度約600gf。從測試結(jié)果看，退火工藝對(duì)微凸點(diǎn)互連的剪切強(qiáng)度有明顯的改善作用。

對(duì)Cu/Sn微凸點(diǎn)鍵合界面進(jìn)行觀察，由圖8可知微凸點(diǎn)對(duì)準(zhǔn)偏移量小于1μm，相鄰微凸點(diǎn)間未短路，可觀察到Sn在鍵合溫度下沿著Cu側(cè)面遷移。對(duì)260℃退火30min后的樣品截面觀察，局部微凸點(diǎn)在鍵合界面存在明顯的孔隙，孔隙位置在上下微凸點(diǎn)的接觸面處，結(jié)合圖9的能譜可知，鍵合界面生成Cu3Sn，Sn在相中的含量為24.5%（at），不排除在鍵合過程中Cu/Sn合金過快，導(dǎo)致上下微凸點(diǎn)接觸面成為金屬間化合物之間的鍵合，從而形成孔隙。

4結(jié)論

通過倒裝芯片技術(shù)實(shí)現(xiàn)了芯片級(jí)的Cu/Sn微凸點(diǎn)精細(xì)節(jié)距互連。微凸點(diǎn)節(jié)距為8μm，微凸點(diǎn)直徑為4μm，每個(gè)芯片的微凸點(diǎn)陣列數(shù)為1900個(gè)。由于微凸點(diǎn)距離小，傳統(tǒng)的X射線檢測難以檢測判斷倒裝后的微凸點(diǎn)對(duì)準(zhǔn)精度。透明樣品用于顯微鏡觀察以測量倒裝芯片對(duì)準(zhǔn)精度，X軸和Y軸偏差小于0.5μm。單芯片200個(gè)微凸點(diǎn)陣列導(dǎo)通，單微凸點(diǎn)電阻約幾百mΩ。單芯片剪切強(qiáng)度約600gf。測試結(jié)果表明，節(jié)距為8μm的Cu/Sn微凸點(diǎn)互連技術(shù)可應(yīng)用于多芯片異質(zhì)/異構(gòu)3D集成封裝，具有很好的應(yīng)用前景。

來源：半導(dǎo)體材料與工藝