探索MCF5207與MCF5208:高集成32位微處理器的技術(shù)剖析
在電子設(shè)計(jì)領(lǐng)域,微處理器的選擇至關(guān)重要,它直接影響著產(chǎn)品的性能和功能。Freescale的MCF5207和MCF5208這兩款32位微處理器,憑借其高度集成的特性,在工業(yè)控制和連接應(yīng)用中占據(jù)了一席之地。本文將深入剖析這兩款微處理器的各項(xiàng)特性,為電子工程師們提供全面的技術(shù)參考。
文件下載:MCF5207CVM166.pdf
1. 器件概述
MCF5207和MCF5208基于版本2 ColdFire微架構(gòu),具有高度集成的特點(diǎn)。它們都包含16KB的內(nèi)部SRAM、8KB的可配置緩存、2組SDR/DDR SDRAM控制器、16通道DMA控制器、最多三個UART、排隊(duì)SPI、低功耗管理模塊等外設(shè)。此外,MCF5208還具備10/100 Mbps快速以太網(wǎng)控制器,這使得它在網(wǎng)絡(luò)連接方面更具優(yōu)勢。
1.1 核心參數(shù)對比
| 模塊 | MCF5207 | MCF5208 |
|---|---|---|
| 核心 | 版本2 ColdFire Core with EMAC | 版本2 ColdFire Core with EMAC |
| 核心時(shí)鐘 | 最高166.67 MHz | 最高166.67 MHz |
| 外設(shè)和外部總線時(shí)鐘 | 最高83.33 MHz (核心時(shí)鐘÷2) | 最高83.33 MHz (核心時(shí)鐘÷2) |
| 性能 (Dhrystone/2.1 MIPS) | 最高159 | 最高159 |
| 指令/數(shù)據(jù)緩存 | 8 Kbytes | 8 Kbytes |
| 靜態(tài)RAM (SRAM) | 16 Kbytes | 16 Kbytes |
| 快速以太網(wǎng)控制器 (FEC) | 無 | 有 |
| UARTs | 3 | 3 |
| 32位DMA定時(shí)器 | 4 | 4 |
| 看門狗定時(shí)器 (WDT) | 有 | 有 |
| 周期性中斷定時(shí)器 (PIT) | 4 | 4 |
| 中斷控制器 (INTC) | 1 | 1 |
| 16通道直接內(nèi)存訪問 (DMA) | 有 | 有 |
| 封裝 | 144 MAPBGA、144 LQFP | 196 MAPBGA、160 QFP |
從這些參數(shù)可以看出,MCF5208在網(wǎng)絡(luò)連接方面更勝一籌,而MCF5207則在其他方面與MCF5208保持一致。工程師們可以根據(jù)具體的應(yīng)用需求來選擇合適的器件。
2. 訂購信息
| Freescale提供了多種可訂購的部件編號,涵蓋了不同的封裝和速度選項(xiàng)。以下是部分可訂購的部件編號及其描述: | Freescale部件編號 | 描述 | 速度 | 溫度 |
|---|---|---|---|---|
| MCF5207CAG166 | MCF5207 RISC微處理器,144 LQFP | 166.67 MHz | –40° to +85° C | |
| MCF5207CVM166 | MCF5207 RISC微處理器,144 MAPBGA | 166.67 MHz | –40° to +85° C | |
| MCF5208CAB166 | MCF5208 RISC微處理器,160 QFP | 166.67 MHz | –40° to +85° C | |
| MCF5208CVM166 | MCF5208 RISC微處理器,196 MAPBGA | 166.67 MHz | –40° to +85° C |
在選擇訂購部件時(shí),工程師們需要考慮封裝形式、速度和溫度范圍等因素,以確保所選部件能夠滿足設(shè)計(jì)要求。
3. 信號描述
| MCF5207和MCF5208的信號信息和復(fù)用情況較為復(fù)雜,涉及到多種信號類型,如復(fù)位信號、時(shí)鐘信號、FlexBus信號、SDRAM控制器信號、外部中斷端口信號、FEC信號、I2C信號、QSPI信號、UART信號、DMA定時(shí)器信號和BDM/JTAG信號等。以下是部分信號的詳細(xì)信息: | 信號名稱 | GPIO | 備用1 | 備用2 | 方向 | 電壓域 | MCF5207 144 LQFP | MCF5207 144 MAPBGA | MCF5208 160 QFP | MCF5208 196 MAPBGA |
|---|---|---|---|---|---|---|---|---|---|---|
| RESET2 | - | - | - | I | EVDD | 82 | J10 | 90 | J14 | |
| RSTOUT | - | - | - | O | EVDD | 74 | M12 | 82 | N14 | |
| EXTAL | - | - | - | I | EVDD | 78 | K12 | 86 | L14 | |
| XTAL | - | - | - | O | EVDD | 80 | J12 | 88 | K14 | |
| FB CLK | - | - | - | O | SDVDD | 34 | L1 | 40 | N1 |
在設(shè)計(jì)過程中,工程師們需要仔細(xì)研究這些信號的特性和復(fù)用情況,以確保信號的正確傳輸和處理。
4. 機(jī)械和引腳布局
文檔中提供了MCF5207和MCF5208不同封裝形式的引腳布局和封裝尺寸信息,包括144 LQFP、144 MAPBGA、160 QFP和196 MAPBGA。這些信息對于PCB設(shè)計(jì)至關(guān)重要,工程師們可以根據(jù)這些信息進(jìn)行合理的布局和布線,以確保器件的正常工作。
4.1 引腳布局示例
以MCF5207CAG166的144 LQFP封裝為例,其引腳布局如下:
4.2 封裝尺寸示例
MCF5207CAB166的144 MAPBGA封裝尺寸如下:
5. 電氣特性
5.1 最大額定值
| 額定值 | 符號 | 值 | 單位 |
|---|---|---|---|
| 核心電源電壓 | IV DD | – 0.5 to +2.0 | V |
| CMOS焊盤電源電壓 | EV DD | – 0.3 to +4.0 | V |
| DDR/內(nèi)存焊盤電源電壓 | SDV DD | – 0.3 to +4.0 | V |
| PLL電源電壓 | PLLV DD | – 0.3 to +2.0 | V |
| 數(shù)字輸入電壓 | V IN | – 0.3 to +3.6 | V |
| 瞬時(shí)最大電流單引腳限制 | I D | 25 | mA |
在設(shè)計(jì)過程中,必須確保器件的工作電壓和電流在最大額定值范圍內(nèi),以避免器件損壞。
5.2 熱特性
| 特性 | 符號 | 196MBGA | 144MBGA | 160QFP | 144LQFP | 單位 |
|---|---|---|---|---|---|---|
| 結(jié)到環(huán)境,自然對流四層板 (2s2p) | θJMA | 47 | 47 | 49 | 65 | °C / W |
| 結(jié)到環(huán)境 (@200 ft/min) 四層板 (2s2p) | θJMA | 43 | 43 | 44 | 58 | °C / W |
| 結(jié)到板 | θJB | 36 | 36 | 40 | 50 | °C / W |
| 結(jié)到外殼 | θJC | 22 | 22 | 39 | 19 | °C / W |
| 結(jié)到封裝頂部 | Ψjt | 6 | 6 | 12 | 5 | °C / W |
| 最大工作結(jié)溫 | Tj | 105 | 105 | 105 | 105 | °C |
熱特性對于器件的穩(wěn)定性和可靠性至關(guān)重要,工程師們需要根據(jù)這些參數(shù)進(jìn)行散熱設(shè)計(jì),以確保器件在合適的溫度范圍內(nèi)工作。
5.3 DC電氣規(guī)格
| 特性 | 符號 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| 核心電源電壓 | IVDD | 1.4 | 1.6 | V |
| PLL電源電壓 | PLLVDD | 1.4 | 1.6 | V |
| CMOS焊盤電源電壓 | EVDD | 3.0 | 3.6 | V |
| SDRAM和FlexBus電源電壓 | SDVDD | 1.70 - 2.25、3.0 | - | V |
| CMOS輸入高電壓 | EVIH | 2 EVDD + 0.3 | - | V |
| CMOS輸入低電壓 | EVIL | VSS - 0.3 | 0.8 | V |
| CMOS輸出高電壓 | EVOH | EVDD - 0.4 | - | V |
| CMOS輸出低電壓 | EVOL | - 0.4 | - | V |
| SDRAM和FlexBus輸入高電壓 | SDVIH | 1.35 - 1.7、2 | SDVDD + 0.3 | V |
| SDRAM和FlexBus輸入低電壓 | SDVIL | VSS - 0.3 | 0.45 - 0.8 | V |
| SDRAM和FlexBus輸出高電壓 | SDVOH | SDVDD - 0.35 | 2.1 - 2.4 | V |
| SDRAM和FlexBus輸出低電壓 | SDVOL | - | 0.3 - 0.5 | V |
| 輸入泄漏電流 | Iin | –1.0 | 1.0 | μA |
| 弱內(nèi)部上拉器件電流 | IAPU | -10 | - 130 | μA |
| 輸入電容 | Cin | - | 7 | pF |
這些DC電氣規(guī)格為電路設(shè)計(jì)提供了重要的參考,工程師們需要根據(jù)這些規(guī)格來選擇合適的電源和外圍電路。
5.4 電流消耗
| 文檔中提供了MCF5207和MCF5208在不同低功耗模式下的電流消耗數(shù)據(jù),包括停止模式、等待/打盹模式和運(yùn)行模式。以下是部分?jǐn)?shù)據(jù)示例: | 模式 | 電壓 (V) | 典型值 (mA) | 峰值 (mA) |
|---|---|---|---|---|
| 停止模式3 (Stop 11) | 3.3 | 1.33 | - | |
| 停止模式3 (Stop 11) | 2.5 | 15.19 | - | |
| 停止模式3 (Stop 11) | 1.5 | 0.519 | - | |
| 運(yùn)行模式 | 3.3 | 6.79 - 30.43 | - | |
| 運(yùn)行模式 | 2.5 | 16.17 - 18.76 | - | |
| 運(yùn)行模式 | 1.5 | 16.29 - 44.1 | - |
了解器件的電流消耗特性對于設(shè)計(jì)低功耗系統(tǒng)至關(guān)重要,工程師們可以根據(jù)這些數(shù)據(jù)來優(yōu)化電源管理策略。
5.5 振蕩器和PLL電氣特性
| 編號 | 特性 | 符號 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| 1 | PLL參考頻率范圍 (晶體參考) | fref_crystal | 12 | 25 | MHz |
| 1 | PLL參考頻率范圍 (外部參考) | fref_ext | 12 | 40 | MHz |
| 2 | 核心頻率 (CLKOUT頻率) | fsys | 488x 10-6 | 166.66 | MHz |
| 2 | 核心頻率 (CLKOUT頻率/2) | fsys/2 | 244x10-6 | 83.33 | MHz |
| 3 | 晶體啟動時(shí)間 | tcst | - | 10 | ms |
| 4 | EXTAL輸入高電壓 (晶體模式) | VIHEXT | VXTAL + 0.4 | - | V |
| 4 | EXTAL輸入高電壓 (其他模式) | VIHEXT | EVDD/2 + 0.4 | - | V |
| 5 | EXTAL輸入低電壓 (晶體模式) | VILEXT | - | VXTAL - 0.4 | V |
| 5 | EXTAL輸入低電壓 (其他模式) | VILEXT | - | EVDD/2 - 0.4 | V |
| 7 | PLL鎖定時(shí)間 | tipll | - | 50000 | CLKIN |
| 8 | 參考時(shí)鐘占空比 | tdc | 40 | 60 | % |
振蕩器和PLL的電氣特性對于系統(tǒng)的時(shí)鐘穩(wěn)定性和性能至關(guān)重要,工程師們需要根據(jù)這些特性來選擇合適的晶體和PLL配置。
5.6 外部接口時(shí)序特性
5.6.1 FlexBus
| FlexBus是一個多功能外部總線接口,可用于連接從設(shè)備,最高總線頻率為83.33 MHz。它可以直接連接到異步或同步設(shè)備,如外部引導(dǎo)ROM、閃存、門陣列邏輯或其他簡單目標(biāo)(從)設(shè)備。以下是FlexBus的AC時(shí)序規(guī)格: | 編號 | 特性 | 符號 | 最小值 | 最大值 | 單位 | 注釋 |
|---|---|---|---|---|---|---|---|
| 1 | 操作頻率 | fsys/2 | 83.33 | - | MHz | - | |
| 2 | FB1時(shí)鐘周期 (FB_CLK) | tFBCK | 12 | - | ns | - | |
| 3 | FB2數(shù)據(jù)和控制輸出有效時(shí)間 | tFBCHDCV | - | 7.0 | ns | - | |
| 4 | FB3數(shù)據(jù)和控制輸出保持時(shí)間 | tFBCHDCI | 1 | - | ns | - | |
| 5 | FB4數(shù)據(jù)輸入建立時(shí)間 | tDVFBCH | 3.5 | - | ns | - | |
| 6 | FB5數(shù)據(jù)輸入保持時(shí)間 | tDIFBCH | 0 | - | ns | - | |
| 7 | FB6傳輸確認(rèn) (TA) 輸入建立時(shí)間 | tCVFBCH | 4 | - | ns | - | |
| 8 | FB7傳輸確認(rèn) (TA) 輸入保持時(shí)間 | tCIFBCH | 0 | - | ns | - |
5.6.2 SDRAM總線
| SDRAM控制器支持從任何內(nèi)部主設(shè)備訪問主SDRAM內(nèi)存,支持標(biāo)準(zhǔn)SDRAM或雙數(shù)據(jù)速率 (DDR) SDRAM,但不能同時(shí)支持兩者。以下是SDR和DDR SDRAM的AC時(shí)序規(guī)格: | 模式 | 編號 | 特性 | 符號 | 最小值 | 最大值 | 單位 | 注釋 |
|---|---|---|---|---|---|---|---|---|
| SDR | 1 | 操作頻率 | - | 60 | 83.33 | MHz | - | |
| SDR | 2 | 時(shí)鐘周期 (tCK) | tSDCK | 12 | 16.67 | ns | - | |
| SDR | 3 | 脈沖寬度高 (tCKH) | tSDCKH | 0.45 | 0.55 | SD_CLK | - | |
| SDR | 4 | 脈沖寬度低 (tCKL) | tSDCKL | 0.45 | 0.55 | SD_CLK | - | |
| SDR | 5 | 地址、SD_CKE、SD_CAS、SD_RAS、SD_WE、SD_BA、SD_CS[1:0] 輸出有效時(shí)間 | tSDCHACV | 0.5 × SD_CLK + 1.0 | - | ns | - | |
| SDR | 6 | 地址、SD_CKE、SD_CAS、SD_RAS、SD_WE、SD_BA、SD_CS[1:0] 輸出保持時(shí)間 | tSDCHACI | 2.0 | - | ns | - | |
| SDR | 7 | SD_SDR_DQS輸出有效時(shí)間 | tDQSOV | 自定時(shí) | - | ns | - | |
| SDR | 8 | SD_DQS[3:2] 輸入建立時(shí)間 | tDQVSDCH | 0.25 × SD_CLK | 0.40 × SD_CLK | ns | - | |
| SDR | 9 | SD_DQS[3:2] 輸入保持時(shí)間 | tDQISDCH | - | 0.5 SD_CLK | ns | - | |
| SDR | 10 | 數(shù)據(jù) (D[31:0 |
-
32位微處理器
+關(guān)注
關(guān)注
0文章
5瀏覽量
1082
發(fā)布評論請先 登錄
探索MCF5207與MCF5208:高集成32位微處理器的技術(shù)剖析
評論