AD5761/AD5721：高性能數(shù)模轉(zhuǎn)換器的全面解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。Analog Devices推出的AD5761/AD5721單通道16/12位串行輸入、電壓輸出DAC，憑借其出色的性能和豐富的功能，在工業(yè)自動(dòng)化、儀器儀表等眾多領(lǐng)域得到了廣泛應(yīng)用。今天，我們就來深入了解一下這款DAC。

文件下載：AD5721.pdf

一、產(chǎn)品特性亮點(diǎn)

1. 靈活的輸出范圍

AD5761/AD5721具備8種軟件可編程輸出范圍，包括0 V to +5 V、0 V to +10 V、0 V to +16 V、0 V to +20 V、±3 V、±5 V、±10 V、?2.5 V to +7.5 V，還支持5%的過范圍。這種豐富的輸出范圍選擇，能滿足不同應(yīng)用場景的需求。

2. 高精度性能

• 分辨率與線性度：AD5761為16位分辨率，最大INL誤差為±2 LSB；AD5721為12位分辨率。同時(shí)，它們保證了單調(diào)性，最大誤差為±1 LSB。
• 總未調(diào)整誤差（TUE）：最大TUE僅為0.1% FSR，確保了輸出的高精度。

  3. 快速的響應(yīng)速度

  典型的建立時(shí)間為7.5 μs，能夠快速響應(yīng)輸入信號的變化，適用于對實(shí)時(shí)性要求較高的應(yīng)用。

  4. 低噪聲與低毛刺

  噪聲僅為35 nV/√Hz，毛刺為1 nV - sec，有效減少了信號干擾，提高了輸出信號的質(zhì)量。

  5. 兼容性與可靠性

• 邏輯兼容性：支持1.8 V邏輯，與多種數(shù)字電路兼容。
• 接口兼容性：采用與DSP和微控制器兼容的串行接口，方便與其他設(shè)備進(jìn)行連接。
• ESD保護(hù)：具備4 kV HBM ESD額定值，增強(qiáng)了產(chǎn)品的可靠性。

  6. 工作溫度范圍廣

  可在?40°C至+125°C的工業(yè)溫度范圍內(nèi)正常工作，適應(yīng)各種惡劣的工作環(huán)境。

二、技術(shù)原理剖析

1. 數(shù)模轉(zhuǎn)換架構(gòu)

AD5761/AD5721采用R - 2R DAC架構(gòu)，由兩個(gè)匹配的DAC部分組成。16位數(shù)據(jù)字的6個(gè)MSB解碼驅(qū)動(dòng)63個(gè)開關(guān)，其余10位驅(qū)動(dòng)10位電壓模式R - 2R梯形網(wǎng)絡(luò)的開關(guān)。通過這種方式，根據(jù)加載到DAC寄存器的代碼，確定梯形網(wǎng)絡(luò)的哪些臂在VREFIN和地之間切換，最終輸出電壓經(jīng)過放大得到所需的輸出電壓。

2. 參考緩沖與輸出放大器

• 參考緩沖：器件使用外部參考，參考輸入范圍為2 V至3 V，指定性能下為2.5 V。輸入電壓在應(yīng)用到DAC核心之前會(huì)進(jìn)行緩沖。
• 輸出放大器：能夠產(chǎn)生單極性和雙極性輸出電壓，可驅(qū)動(dòng)2 kΩ與1 nF并聯(lián)的負(fù)載到地。

3. 串行接口

采用4線（SYNC、SCLK、SDI、SDO）數(shù)字接口，與SPI兼容。支持獨(dú)立操作、讀回操作和菊花鏈操作。

• 獨(dú)立操作：可使用連續(xù)或非連續(xù)串行時(shí)鐘，在門控時(shí)鐘模式下，需要精確的時(shí)鐘周期數(shù)。
• 讀回操作：可通過SDO引腳讀回輸入、DAC和控制寄存器的內(nèi)容。
• 菊花鏈操作：適用于包含多個(gè)設(shè)備的系統(tǒng)，通過連接SDO和SDI引腳，可構(gòu)建多設(shè)備接口。

4. 硬件控制引腳

• Load DAC功能（LDAC）：有同步和異步兩種DAC更新模式，可根據(jù)SYNC和LDAC的狀態(tài)選擇。
• Reset功能（RESET）：可通過斷言RESET引腳或使用軟件全復(fù)位寄存器將設(shè)備復(fù)位到上電狀態(tài)。
• Asynchronous Clear功能（CLEAR）：CLEAR引腳為下降沿有效輸入，可將輸出清除到用戶定義的值。
• Alert功能（ALERT）：當(dāng)ALERT引腳置低時(shí)，需要從控制寄存器讀回以確定是否發(fā)生短路或欠壓情況，若都未發(fā)生，則可能是芯片溫度超過約150°C。

三、寄存器詳細(xì)解讀

1. 輸入移位寄存器

24位寬，數(shù)據(jù)在串行時(shí)鐘輸入SCLK的控制下以24位字的形式首先加載到設(shè)備的MSB。包含三個(gè)無關(guān)位、一個(gè)固定值位（DB20 = 0）、四個(gè)地址位和16位或12位數(shù)據(jù)字。

2. 控制寄存器

控制AD5761/AD5721的操作模式，包括CLEAR電壓選擇、過范圍設(shè)置、雙極性范圍編碼、熱關(guān)斷警報(bào)、上電電壓和輸出范圍等選項(xiàng)。

3. 讀回控制寄存器

通過設(shè)置寄存器地址為1100，可提供控制寄存器的內(nèi)容。

4. 其他寄存器

還包括更新DAC寄存器、讀回DAC寄存器、寫入并更新DAC寄存器、讀回輸入寄存器、禁用菊花鏈功能、軟件數(shù)據(jù)復(fù)位、軟件全復(fù)位和無操作寄存器等，每個(gè)寄存器都有其特定的功能和操作方式。

四、應(yīng)用信息與設(shè)計(jì)建議

1. 典型工作電路

典型工作電路只需外部去耦電容、電源電壓和外部參考。VDD可在4.75 V至30 V之間，VSS可在?16.5 V至0 V之間。

2. 精密電壓參考選擇

選擇外部參考時(shí)，需要考慮初始精度、輸出電壓溫度系數(shù)、長期漂移和輸出電壓噪聲等因素。推薦使用如ADR421、ADR4525等具有低初始精度誤差、低長期漂移、低溫度系數(shù)和低輸出噪聲的參考源。

3. 電源供應(yīng)考慮

為了實(shí)現(xiàn)最佳的高功率效率和低噪聲性能，建議使用ADP5070開關(guān)穩(wěn)壓器將5 V輸入軌轉(zhuǎn)換為兩個(gè)中間軌（+23 V和?13 V），然后通過非常低噪聲、低壓差（LDO）穩(wěn)壓器（ADP7142和ADP7182）進(jìn)行后調(diào)節(jié)。

4. 評估板

AD5761R有評估板可供使用，方便設(shè)計(jì)師輕松評估設(shè)備的高性能。評估板與PC的USB端口接口，并提供軟件，便于用戶對AD5761R進(jìn)行編程。

五、總結(jié)與思考

AD5761/AD5721憑借其豐富的功能和出色的性能，為電子工程師在設(shè)計(jì)數(shù)模轉(zhuǎn)換電路時(shí)提供了一個(gè)優(yōu)秀的選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求，合理選擇輸出范圍、參考源和電源供應(yīng)方案，以充分發(fā)揮其性能優(yōu)勢。同時(shí)，對于寄存器的操作和控制，也需要深入理解，確保設(shè)備的正常運(yùn)行。各位工程師在使用過程中，是否遇到過一些特殊的問題或有獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)?？歡迎在評論區(qū)分享交流。